本论文的主要目的是设计地震勘探仪器中的数字滤波器，确定能满足其需求的结构和参数并进行优化。由3级级联积分梳状（CIC）滤波器、1级补偿滤波器、以及1级有限脉冲（FIR）滤波器构成。每级滤波器首先在MATLAB中模拟仿真，然后通过Modelsim验证，最后在Altera公司的Cyclone IVE系列FPGA（现场可编程门阵列）芯片中实现。CIC抽取滤波器主要实现采样率转换，通过对窄带源抽取以提取基带信号，CIC滤波器的主要优势是不需要乘法器，只用加法器、积分器和寄存器就可以实现。补偿滤波器的主要任务是补偿CIC滤波器通带内的衰减。FIR滤波器具有严格线性相位和全局稳定性的特点，主要用于滤波器最后阶段，抑制无用信号，实现高精度滤波。本文的主要工作如下：1、介绍地震勘探的原理和地震仪器的背景、分析地震仪器对数字滤波器提出的要求，确定实现方案；2、通过MATLAB对多级数字滤波器参数设计和仿真；3、通过Quartus II、Modelsim软件平台对其FPGA实现方案的仿真和分析，并与MATLAB模拟结果对照；4、对本文的总结和在此滤波器设计基础上的后续工作展望。论文主要研究了：各级数字滤波器原理以及实现方案，包括MATLAB模拟仿真和硬件上的功能实现。论文的难点：数字滤波器抗混叠抽取、溢出控制、以及滤波性能的改善。研究结果表明：数字滤波器的多级结构以及所提出的参数已完全满足设计需要。