实现诸如并行处理或者其他复杂的功能，且工作在更高工作频率的高性能系统对承载这些电路的单板设计的提出了更苛刻的要求。当前设计人员面临的设计问题主要是严密的时钟分布和高速接口设计以满足当前对带宽的迫切要求。背板上的总线时钟和数据线的分布，互连设计显得尤为重要。 总线作为各个模块的公共数据通道，它的稳定性通常关系到整个系统的性能。人们在总线设计方面已经进行了很多的研究。在总线设计过程中，通常使用信号完整性来进行分析。这个概念贯穿在整个总线系统的设计过程中。关于信号完整性分析的应用也是一个比较重要的课题。背板总线设计往往同单板的接口设计一起是一个系统的问题。在进行信号完整性分析时，将背板和单板接口作统一设计，才能达到最好的效果。本文通过设计一块用于ATM信元交换的背板和一块使用PowerPC XXXX作为信元收发芯片的测试单板来验证背板上CELLBUS总线的工作性能。文中先通过仿真分析确定PCB布局布线所应该遵循的基本准则，然后对仿真结果与实测结果进行比较，验证了信号分析的可靠性。最后的硬、软件测试结果也表明，总线设计达到了预定的要求。整个设计过程中，系统的讨论了总线设计过程中应该考虑的问题以及应用EDA工具进行信号完整性分析辅助总线设计分析的方法。同时也对信号完整性分析的过程做了一定讨论。