由于单载波频分多址(SC-FDMA)具有低峰值平均功率比的特性,被用于长期演进(LTE)上行链路传输。与正交频分复用(OFDM)系统类似,SC-FDMA系统也对由于振荡器不匹配或多普勒频移而产生的载波频率偏移(CFO)非常敏感。多用户上行链路SC-FDMA系统中,接收机接收到的信号是来自不同用户信号的叠加,由于各用户的硬件设备或和传输环境不同,信号到达接收机时可能存在不同的CFO,从而破坏子载波之间的正交性,引起子载波间干扰(ICI)和用户间的多址干扰(MAI),导致系统整体性能恶化。因此,多用户的频偏估计和补偿是基站提高系统性能的关键任务。本文对SC-FDMA系统频偏估计和补偿算法进行了研究。论文开篇介绍了本课题研究的背景与意义,对国内外研究现状进行了分析总结。然后详细阐述了SC-FDMA系统的原理和模型,并针对CFO对SC-FDMA系统的影响进行了理论分析与仿真。接下来在搭建好上行链路多用户仿真系统的基础上分别对频域和时域频偏估计算法完成了仿真和性能对比,并通过仿真说明了子载波分配方式对频偏估计性能的影响,最终确定了用于FPGA实现的多用户频偏估计方案。本文的另一个研究重点是SC-FDMA系统频偏估计算法的FPGA实现。论文分别对用户分离、频偏估计和补偿模块进行了硬件电路设计与详细介绍,包括各个模块的内部电路设计、接口设计和时序设计。最后通过Modelsim与Matlab联合仿真对整体系统与各个模块的功能和时序进行了验证,并对误差与硬件资源消耗进行了分析。本设计通过算法仿真分析提高了频偏估计结果的精度,并通过FPGA对数据的并行处理大大提升了运算速度。