论文部分内容阅读
极化码是第一种被证明了在码长无穷大的情况下可以达到二进制离散无记忆信道容量的纠错码。极化码最基础的译码算法是连续消除(Successive Cancellation,SC)算法,其复杂度低于现有的现代纠错码,如低密度奇偶校验码和Turbo码。由于极化码性能优异、编译码复杂度低,其已经被即将到来的第五代移动通信系统采用为信道编码方案之一。SC翻转(SC Flip,SCF)译码算法的纠错性能优于SC。为了降低译码延迟,前人将快速简化型SC(Fast Simplified SC,Fast-SSC)译码算法与SCF相结合,得到了Fast-SSC-Flip译码算法。本文提出了一种新型的Fast-SSC-Flip译码算法。该算法使用了一种新的对数似然比(Log Likelihood Ratio,LLR)计算方法和一种新的单奇偶校验结点中的比特翻转方案,使得该算法拥有更好的纠错性能。此外,该算法在译码树中考虑了更多类型的特殊结点,进一步降低了译码延迟。本文还提出了一种改进型的Fast-SSC-Flip译码算法,该算法致力于翻转非法码字中的第一个错误比特以提升极化码的纠错性能。与前人的工作相比,该算法可以提升纠错性能约0.45dB。对于在Fast-SSC译码算法下不可解的码字,该算法可以比前人的工作更加快速地成功译出其中的大部分码字。现存的具有软输出的极化码译码算法的纠错性能不够理想。为了解决这个问题,本文提出了两种新颖的软消除(Soft Cancellation,SCAN)翻转(SCAN-Flip)译码算法,分别为基于LLR的SCAN-Flip译码算法和基于新型度量值的SCAN-Flip译码算法。仿真结果表明,这两种译码算法都能显著地改善SCAN译码算法的纠错性能,并且它们的平均复杂度与SCAN算法十分接近。基于Fast-SSC译码算法,本文设计了一种高效的译码器硬件架构。本文提出了多种优化的译码器核心子模块,它们具有关键路径短的优点。另外,本文在译码器中引入了若干种高效的近似计算单元来替代它们对应的精确版本,使译码器达到一个更高的时钟频率。FPGA实现结果表明,该译码器比前人的设计快约1.5倍,引入了近似计算单元之后可以额外带来约19%的速度增长。