随着雷达、通信等现代电子系统的不断发展,频率合成技术已经成为限制其性能提高的一个关键技术。所以研制高性能的频率合成器已经成为现代通信技术中的一个重要研究方向。本课题以设计出兼顾小步进、低相噪和低杂散指标的频率源为目的进行研究,整个系统采用DDS驱动混频锁相环的方案,最后用硬件电路在S波段上验证方案的可行性。本文首先介绍了频率源中的几个重要模块—DDS、锁相环和压控振荡器(VCO)的基本原理。然后对频率源中的重要指标—相位噪声做了系统的分析。在理论分析的基础上,再对系统方案进行了全面的论证,论证了方案的可行性。之后进行各部分具体电路的设计,包括参考电路、DDS电路、VCO电路、混频锁相环电路和单片机电路。完成整个系统控制程序的编写。最后通过对硬件电路的设计与调试实现了在2280MHz~2380MHz频率范围内、步进为1Hz的跳频输出。测得输出信号在频偏10kHz处的相位噪声为-89dBc/Hz,而杂散指标由于未进行电磁屏蔽,所以与理论指标有差距。最后对实际测试指标进行分析,总结了整个频率源电路设计中存在的问题,为下一步工作指出了方向。