随着近年来通信技术的快速发展,人们对通信速率的要求越来越高。尤其是在基带部分,需要对信号进行高速数字信号处理。如果仍采用传统的串行结构进行数据处理,显然不能满足高速数据传输要求。因此,并行化的高速信号处理方式逐渐兴起,被广泛地应用于各领域。但是,随着并行路数越多,对硬件资源也提出了更高的要求,所以需要发掘数字信号处理方法的内在并行性,设计出合适的并行结构。数字滤波器作为高速信号处理系统的重要组成部分,对其进行并行结构设计具有十分重要的意义。同时,还可以通过对信号进行插值滤波处理,作为提高信号传输速率的高效手段。论文针对于卫星通信中的高速数据传输需求,重点研究了基于频域滤波技术的高速滤波器和基于插值滤波技术的重采样,并对上述两种技术进行并行结构设计。论文的主要研究内容如下:首先,从FIR滤波器的基本原理出发,对其结构进行了分析和研究。由于基带信号处理的多路并行结构,传统的FIR滤波器的时域设计方式不能满足系统要求。因此选择频域滤波作为系统方案设计,并对它的原理和需要用到的FFT原理进行研究。在进行频域滤波设计时,对重叠保留法和重叠相加法进行分析对比,结合系统需求选择前者作为分段处理方式。同时,结合MATLAB的FDATOOL工具对高速滤波器的性能进行了分析,设计了合适的低通滤波器系数。然后给出了频域滤波的并行实现结构,并在FPGA上进行设计与实现。在具体的设计流程中,通过对64点的FFT算法的分析与研究,选择基-4作为基础的蝶形运算单元,将整个模块分为3级进行设计,并给出了每一级的模块框图。其次,在插值滤波器方面,从多速率信号处理技术出发,对传统的多速率滤波器和多级实现结构进行了研究。同时,针对于传统的多速率滤波技术实现上的缺点,对小数倍插值算法和常见的插值滤波器进行了分析。并着重对三次拉格朗日插值算法和三次B样条插值算法进行了性能对比,选择后者作为论文的插值算法。然后对插值算法的实现结构进行分析,发现Farrow结构能够有效节约资源。因此选择Farrow结构作为论文的插值实现结构。然而传统的串行插值滤波结构不能满足系统的数据并行传输需求,所以需要根据现有的插值算法,进行并行结构的设计。最终设计出了一种新的可用于高速并行重采样的实现结构,并在FPGA上进行设计与实现。主要实现方式是将RAM和2个移位寄存器进行结合,通过2个移位寄存器的异或操作,将并行的数据转换为串行数据。再通过滑窗将需要用到的数据选择出来,最后对多路数据同时进行插值运算。根据NCO的特点,还设计了一种新的并行插值控制器算法,能够同时对多路数据进行插值步进和溢出状态的计算。由于在频域滤波前需要对数据进行内插处理,整个频率滤波过程可以看成是多速率信号处理中的整数倍内插的情况。所以论文的实现结构是一种高速并行插值滤波的组合结构,该结构包含整数倍插值的并行频域滤波模块和小数倍插值的并行重采样模块两部分。最后对其整个实现结构进行仿真分析和上板测试,通过观察输出数据的频谱图验证了设计的可行性。