随着无线通讯和微电子技术的迅速发展，射频识别(RFID)技术的应用已经渗透到了人们日常生活的各个方面，其中的超高频射频识别技术由于具有工作距离远，传输速率高等优点，已成为工业界和学术界研究的热点。 然而超高频射频识别技术的进一步发展也受到了一系列因素的制约。从物理实现来看，标签与阅读器的成本较高与工作效率较低是目前所面临的两个突出问题。全集成的标签和阅读器芯片与用分立元件实现的标签和阅读器系统相比，具有成本和效率上的优势，正受到越来越多的关注。 本文以EPC第1类第2代超高频RFID协议为标准，在标准CMOS工艺下设计并实现了全集成标签和阅读器芯片中的若干重要模块，其中包括：标签芯片中的低压低功耗电流参考源，时钟产生电路和基代数字处理电路；以及工作于900M和2.44G的双频段全集成阅读器芯片中的宽频带低噪声压控振荡器。 改进了自偏置电流参考源的结构，使其能够在0.7V的超低电源电压下工作。通过在电路中使用与标准CMOS工艺兼容的低阈值MOSFET，进一步降低了电流源的工作电压。从而实现了低压低功耗的电流参考源。 提出了以弛豫振荡器为核心的时钟产生电路。首先通过对协议的分析，得到了标签背散射的链路频率精度与时钟频率的关系。随后通过优化设计，实现了输出频率大于5MHz，当电源电压波动+/-10％时，输出频率波动小于+/-2.5％的时钟产生电路，电路的总功耗仅为0.9μW。 实现了符合协议要求的基带数字处理电路。其能支持协议所要求的可变数据率，背散射的两种数据编码格式，包括3条可选命令在内的全部15条阅读器命令和256位的存储器访问。采用门控时钟技术实现了各模块分时工作的系统构架，使功耗在一个工作周期内尽可能地均匀分布。这样能降低电路的瞬时功耗，从而提高标签的工作距离。 实现了适用于900M和2.44G的双频段全集成阅读器芯片的宽频带低噪声压控振荡器(VCO)。通过设计优化，VCO核心消耗5mA的电流，达到了从1.6-2.6GHz调频范围，在2.295GHz频率的1MHz频率偏移处测得的相噪声为-124.68dBc/Hz。