本课题来源于“通信原理实验装置”实验箱的开发项目。通信原理实验装置是通信工程和相关专业的本科生学习“通信原理”课程的实验装置，该装置主要实现锁相环、循环码的编译码器、帧同步、位同步等实验。本课题的基础是前期已经实现了循环纠错码的编译码传统电路的设计，本课题的目的是将前期的产品设计升级，将各实验模块集中到一个可编程逻辑电路(PLD)芯片中，以便于减少芯片的数量和增加可编程、可升级性。每个实验模块以自顶向下(TOP-DOWN)的设计方法实现硬件描述语言的设计，然后将各设计集成到一个PLD芯片中。本课题的任务是实现实验装置中循环纠错码的编译码功能部分的改造。 本文将此任务分为两个阶段的工作，第一阶段是循环纠错码的编译码电路的VHDL设计和实现。本部分工作拟借助于EDA工具采用硬件描述语言VHDL实现循环纠错码的编译码。本文从循环纠错码编译码模块的逻辑功能描述出发，用VHDL实现了所需要的功能，然后用EDA工具对所设计的模块进行编译、综合、仿真。结果表明所做的设计是完全能够达到设计要求的，而且对于同种类型但不同n、k值的(n，k)循环纠错码，只要改变模块中相关的语句，即可实现硬件的重构，因此增大了模块的可重复使用性，极大地减少了改变设计的工作量。 第二阶段探讨基于可编程片上系统(SOPC)的循环纠错码的编译码器设计过程，这部分工作为技术的继续升级做储备。随着可编程逻辑器件的发展，已经可以实现将微处理器软核嵌入到可编程逻辑器件内部。SOPC既具有微控制器系统的高度灵活性，又具有用户可编程特性，使其成为现代电子技术和电子系统设计的发展方向。本课题采用Xilinx公司提供的32位微处理器软核MicroBlaze和可编程芯片VirtexⅡ和Xilinx公司的SOPC开发套件EDK(Embedded Development Kit)作为设计工具。首先用C语言编写了实现循环纠错码的编译码器硬件的程序，再在MS DOS环境下通过了程序的编译和调试运行，最后实现了基于VirtexⅡ芯片的循环纠错码的编译码器的SOPC设计。