为了不断提高芯片的集成度,CMOS器件的特征尺寸在不断地减小。CMOS器件特征尺寸的持续性减小导致了一些不可避免的问题,如高漏电流和高功耗。为了解决这些问题,纳米技术可能是一个很好的选择。在新型纳米器件中,量子元胞自动机(Quantum-dot Cellular Automata,QCA)因具有较高的集成度、较快的运算速度且能够在室温下稳定工作而更有可能取代传统CMOS器件。自提出至今,QCA取得了快速的发展。为了能够设计出高效且稳定的电路,本文总结了QCA电路的设计原则,从最基本的元器件入手分析设计方法,以便搭建任何形式的电路。本文还分析了较为完备的电路评估方法,可以较为客观地评估QCA电路性能的优劣。同时简单地分析了电路的设计方法。这些都是量子元胞自动机电路设计的基础。加法器是数字电路计算的核心,因此性能优良的加法器在整个QCA电路中占据重要的地位。本文总结了目前已提出的三种全加器架构(即R Zhang FA,MR Azghadi FA和V Pudi FA),通过概率转移矩阵分析找出其中最稳定的架构,进一步地,利用这三种全加器分别构建串行加法器,并从复杂度、不可逆功耗、成本等方面进行比较,结果发现性能最优的全加器架构为MR Azghadi FA。随后,根据该架构提出了一种针对全加器的新型逻辑门和共面全加器电路,并应用此全加器设计了多位串行加法器,经对比分析表明,本文所提的全加器电路在面积、元胞数和功耗等方面均有较大改进,且具有很好的扩展性。另一方面,QCA的制造工艺对于大规模商业生产尚不成熟,其中一个重要的原因就是高错误率,寻找高容错性的QCA电路对未来实现非常重要。本文提出了一个5×5模块,利用该模块不仅可以实现三输入择多门,还可以实现五输入择多门。从面积、元胞数、能耗和丢失一个元胞下的容错性对择多门进行分析,发现它们比之前提出的同类择多门性能优异。在此基础上设计了两种QCA全加器,都表现出了优良的性能,特别是容错性。为了说明全加器的实用性,最后利用所提全加器设计了多位串行加法器,性能良好。