论文部分内容阅读
MIL-STD-1553B是一种集中控制式、时分指令/响应型多路串行数据总线标准，它具有速率高、可靠性高等优点，在航空电子系统中得到了广泛应用，也为航空电子系统综合化的发展做出了巨大贡献。1553B总线接口电路是1553B总线系统的关键核心部分，但国内对1553B总线接口电路专用芯片的设计生产技术不够成熟，大部分为国外厂商产品，因此，自主研制1553B总线接口电路具有重大意义和价值。1553B总线接口电路主要由模拟收发器、曼彻斯特编解码器、1553B协议处理器以及共享存储器几部分组成，可以完成BC、RT、MT三种模式下的所有功能。其中共享存储器存储了终端子系统与总线之间传输的所有数据，这些数据都是以一定的消息格式进行传输，在不同模式下，共享存储器的消息处理过程不同，因此共享存储器的存储管理机制不同，相应的读写控制逻辑也就不同。由于1553B总线应用领域的不断扩大，其1Mbps的数据传输速率并不能满足所有用户的需求，因此，1553B总线接口的设计也在向高速率发展。本文在详细研究了1553B总线消息传输机制以及参考国外1553B协议专用芯片设计的基础上，结合目前新兴的EDA技术，对1553B协议处理器中的存储器管理控制系统进行了详细的设计，实现了BC模式下数据存储、传输管理以及RT模式下以单消息存储管理模式、双缓冲存储管理模式、循环缓冲存储管理模式下的数据存储、传输管理，在此基础上，提高存储器吞吐率，满足总线接口电路向高速率发展的要求。本文从新型1553B接口电路定义的具体功能出发，采用自顶向下的设计思想，给出了存储器管理控制系统的总体设计方案，对整个设计进行模块划分，并给出了各个模块的接口说明、状态机图以及部分模块的仿真结果。本设计使用VerilogHDL描述，在此基础上采用综合软件对设计进行了综合优化，并用Modelsim进行功能仿真验证，通过验证该设计能够完成BC模式下所有数据的传输以及在RT模式下以单消息存储管理模式、双缓冲存储管理模式、循环缓冲存储管理模式下的消息处理。