Turbo码自1993年在瑞士日内瓦召开的国际通信会议上由教授C.Berrou等提出以来,由于其在低信噪比下所表现出来的接近香农限的性能,有关Turbo码设计及性能的理论研究成为国际信息与理论界的研究热点。随着人们日益增长的通信需求,对译码时延的要求也愈发苛刻,故而如何降低高译码延迟成为需要迫切解决的问题,而并行译码方法的出现大大提高了Turbo码的并行译码速度。但并行译码存在的问题是交织器的随机特性可能会导致多个数据同时写入同一个存储器,这就造成了存储器的访问冲突,进而会影响译码速度。如何设计出无冲突交织器是并行Turbo译码器的难点。　　 近年来,一些性能优良的并行无冲突交织器的提出大幅度提高了并行译码速度,但是这些无冲突并行交织器也存在一些不尽如人意的地方,本文建立了基于Turbo码并行译码仿真平台,经过对现有交织器性能的大量测试后,提出了两种新的并行无冲突交织方式:基于剩余定理的并行无冲突交织器和基于简单模运算的并行无冲突交织器。前者是基于剩余定理的解的唯一性和并行无冲突交织器的设计要求设计出一种运算较为简便,适合高度并行化的可变帧长的并行交织器,而后者是在整环上利用简单的模运算生成的性能优良的任意长度并行无冲突交织器。　　 经过仿真验证并通过与现有交织器的比较、分析得知本文提出的两种交织器获得了优良的性能并在某些方面较现有交织器具有一定的优点。