论文部分内容阅读
大亚湾(Daya Bay)反应堆中微子振荡实验是中美科学家合作的大型物理实验项目,旨在寻找并精确测量中微子的立体角θ13。实验本底主要来自于宇宙射线。大亚湾实验系统采用水契伦克夫探测器和RPC探测器实现宇宙线本底排除。本文主要介绍的是由前端电子学板(Front-End-Card, FEC), VME读出插件(ReadOut Module, ROM)和上位机组成的RPC探测器电子学系统读出部分的设计、实现以及测试结果的分析和总结。其中第一部分重点从系统精度要求出发,介绍基于FPGA的前端读出板FEC的设计和测试工作,包括该电子学板的硬件结构以及FPGA内部逻辑的实现。第二部分重点介绍VME平台上数据读出插件(ROM)的设计和部分已经完成的测试工作,包括该插件的功能性指标,VME接口逻辑以及自检功能的实现。RPC探测器的每个模块由4层每层排布8个感应条的RPC构成。每个RPC模块产生的模拟信号通过32个感应条由前端电子学板(FEC)读出。FEC将32道信号进行甄别转换成数字信号并在数据中加上时间标记,然后按照本地触发逻辑给出相应的触发信号。触发信号经过触发插件(RPC Trigger Module,RTM)处理后被送回FEC以决定是否保留并传输该事例的数据。被传输的数据经过读出插件(ROM)通过VME总线传输给数据获取系统(DAQ)作进一步处理。触发信号和数据的长距离传输由读出传输插件(ReadOut Transceiver,ROT)通过光纤完成。在大亚湾实验中,由于RPC探测器模块的感应条尺寸较大,所以当Muon粒子击中感应条后所产生的脉冲信号幅度较小。根据大亚湾实验的总体精度指标要求估算,要求前端电子学板具有甄别30mV以上探测器信号的能力。也就是说,前端电子学板FEC必须具有30mV的甄别阈设置能力,且总体噪声指标不超过甄别阈设置值。在40MHz的系统时钟频率中,不间断,无遗漏地读出32通道的信号并判断是否符合触发要求。经过触发上报与回传处理后,高速无丢失地将符合触发要求的数据以串行格式回传给系统读出传输插件(ROT)。大亚湾实验RPC电子学系统中,每个读出传输插件ROT负责收集最多15块互相独立的FEC送来的本地触发和串行数据等信息,并按照顺序处理这些信息,之后经由光纤传输给VME读出插件ROM。根据大亚湾实验不同实验大厅的安排,每个VME读出插件需要处理最多6个读出传输插件暨90块FEC并发上传的串行数据流。通过对这些数据的缓冲、重新整理并添加绝对时间标记,最后通过VME接口传输至VME总线上供上级系统记录。为同时缓冲处理这样规模的数据并保证整个过程中不丢失任何数据,VME读出插件ROM必须具备充足的数据缓冲区、严谨的时序逻辑。此外,读出插件还负责对FEC上的FPGA进行配置、为FEC和ROT提供系统时钟等任务。鉴于以上技术指标要求,本文通过对硬件和FPGA逻辑两方面的介绍,阐述了在电子学设计中所采取的设计方案和一系列措施。通过一系列的实验事实模拟并测试了FEC和VME在一些外加人为干扰情况下的工作能力,从而验证设计的可靠性和稳定性。由于大亚湾实验与笔者参与过的北京正负电子对撞机谱仪升级改造工程BESⅢ(以下简称BESⅡ实验)中所使用的RPC探测器模块原理和信号输出有着一定的相似性,并希望借鉴BESⅢ中一些成功的设计经验,所以在前端板和VME数据读出插件的一部分设计方面,都是对BESⅢ相关设计的改进和优化而来的(在相关章节有详细介绍说明),纵观两个实验项目的电子学设计特点,可以得到以下几点差异：1.大亚湾实验对于精度的要求更加高,要求电子学系统有高的信号甄别精度和低的噪声水平；2.大亚湾实验中,RPC探测器是以模块进行组织的,每个模块有4层探测器,而BESⅢ实验中的探测器是以板为单位组织的。大亚湾实验的RPC探测器模块化组织方式也决定了本地触发读出方式的采用,因为通过本地触发方式可以有效地降低系统的噪声;3.大亚湾实验的电子学系统结构设计与BESⅡ存在根本性的差异,为了减少系统的地线回路,采用的是星形的连接方式,并采用了光纤数据传输。4.大亚湾实验采用了时间标记的数据对齐方式。根据以上的差异和不同,在充分参考BESⅢ实验设计的经验的基础上,本论文对大亚湾实验的系统设计、前端板设计和VME数据读出插件设计将围绕着大亚湾实验对于精度和噪声水平的要求进行了介绍。本论文设计有如下几个特点：1.系统采用了星形的连接方式,并在前端和远端仪器之间采用了光纤传输隔离地线,从而避免了地线回路上产生的干扰和噪声;并通过细致的地线设计,使前端板FEC具有较好的抗干扰性能以及较低的电子学噪声；2.系统中首次采用了本地触发local-trigger与系统触发相结合的读出方式,实现了穿过相邻探测器模块之间的粒子的事例读出；3.通过选用12Bit的DAC芯片和高精度电阻网络设计,使得前端板FEC具有高的甄别阈设置灵敏度和一致性；并基于这样的甄别阈设置机制,通过逻辑的功能设计实现了不需要模拟开关的自检功能和对比较器的检查功能；4.利用添加在每次击中事例中的绝对时间标记,用来对齐不同探测器系统之间的数据；5.采用了比较新的FPGA芯片实现了大量数据的缓冲功能,保证在非正常情况下仍能保持数据读出。其中,RPC探测器读出电子学系统的星形系统连接方式和本地触发读出设计和实现在国内尚未见报道。目前,本系统用于大亚湾实验厅的前端电子学板FEC已经完成了工程化生产和检测工作,读出插件也已经完成了首个原型板的部分调试和功能指标测试工作。按照实验工程进度要求,第一批前端板将于今年交付现场安装。而VME读出插件也将在对原型板的升级后与其他系统进行联合调试。