电磁脉冲（EMP）与浪涌携带的高能量冲击会使整机或电子元器件损坏,瞬态电压抑制二极管（TVS）具有响应快、吸收功率高等优点,是常用的防护型器件。将其并联到工作电路两端,会以常规不到1 ns的时间吸收成千上万的浪涌功率将电压钳位到预定值。目前成熟的Si-TVS产品由于硅（Si）的材料特性限制表现出高漏电、低钳位电压、工作温度低和串并联形成组件等缺点,第三代半导体碳化硅（SiC）所具有的宽禁带、高临界电场、高热导率是制备高压TVS的理想材料。目前,对于雪崩型SiC-TVS尚缺乏可靠的终端设计;穿通型器件只能实现25 V钳位电压,需进一步探索用于高压防护的可能性。本文对SiC-TVS器件进行了系统的研究,目的是设计一种电路工作电压380 V,钳位电压430 V,通流20～50 A,响应时间小于1 ns的器件,主要的研究内容及创新成果如下:（1）建立了雪崩型和穿通型器件的物理模型。研究了适用于雪崩型器件的台面刻蚀终端,可使表面电场低于内部电场。JTE终端适用于穿通型器件,可缓解主结处的单点峰值电场。建立了软件仿真所需要的碰撞离化模型、不完全离化模型、复合模型、自热模型等物理模型,搭建了TVS动态仿真电路和10/1000μs双指数雷电脉冲信号源模型。（2）完成了雪崩型SiC-TVS器件设计和实验研究。首先,完成了430 V器件的设计,满足所有设计指标。设计出PPN结构的雪崩型SiC-TVS器件。采用正角刻蚀终端使表面电场低于内部电场,加入P-Buffer层进一步优化电场分布,峰值电场由2.8MV/cm降至1.3 MV/cm以下。仿真得到器件击穿电压VBR=401 V,钳位电压VC=427V,钳位因子C2=1.06。完成了器件制备工艺和版图设计。其次,利用现有条件制备了1000 V器件进行实验验证,器件的实验值(VBR=885 V,VC=930 V,C2=1.05)与仿真值(VBR=876 V,VC=1050 V,C2=1.20)相符,验证了模型的准确性。所研制的器件具有极低的钳位因子、制备工艺简单的优势,漏电流比Si-TVS产品低三个数量级(仅为10-8A)。电流密度为482 A/cm2,低于文献中N型漂移区TVS的实验结果,但依然是同类型Si-TVS产品的3.2倍。（3）完成了基于NPN结构的穿通型SiC-TVS器件的结构和版图设计,满足所有性能指标。由于目前刻蚀工艺无法实现较厚的刻蚀深度,针对不同P区厚度设计了两种器件结构。首先为P区较厚的具有JTE终端的结构,加入JTE后主结处2.6 MV/cm的峰值电场降至双点1.1 MV/cm,降低了58%。更优的选择是P区较薄满足刻蚀要求的深度刻蚀结构,采用90°的刻蚀形貌保证均匀穿通。该结构VBR=411 V,VC=435 V,C2=1.05。（4）提出了两种新型的SiC-TVS器件结构。一种为横向穿通型SiC-TVS,控制器件横向导通。加入FLR终端耦合优化主结处的电场,整体电场降至1.2 MV/cm以下。该结构具有双向保护、兼容CMOS工艺、制备工艺简单和整体电场水平低等优点,但存在电流集中的问题。另一种为钳位电压可选的SiC-TVS器件,利用NPN垂直穿通原理,将器件设计为多层PN交叠结构。设置多个负电极,钳位电压可随接入P区数量的增加而增大,实现了多档位钳位电压集成调制。该结构具有集成化、制备工艺简单等优点。