近年来,随着集成电路IC产业在成本控制下的分布式发展,导致芯片的设计,制造和测试这三个环节分别形成了各自的产业。同时由于片上系统(SoC)的芯片设计模式,使得在集成电路设计上也形成了模块化的集成方式。因此,一个大型芯片的设计流程必然会包含多个公司或产业链的集成过程。在这样的情况下,攻击者的可攻击环节增加,形成了木马形式的硬件植入攻击,使得芯片的可信安全问题受到严峻的考验。尤其是在国家层面上的设施体系,包括行政,教育,公共服务等领域的设备芯片,必须拥有更高的安全性保证。本论文所属项目旨在结合学术界与产业界,设计一款具有主动抵抗攻击能力的自主可信、安全可控的以太网交换机。因此,本论文提出了一种针对触发信号数据敏感类型硬件木马的主动防御技术:去协同技术。通过分析常见硬件木马的攻击模型,针对硬件中数据流的去协同技术可以切断攻击者在数据流中加入的触发信息与攻击者在硬件中加入的触发逻辑,使得硬件木马无法正常触发,暨此来实现主动抵抗硬件木马的功能。同时本论文也给出了去协同模块的设计准则和相关性能参数。之后针对一款以太网交换机,设计了它的帧数据载荷部分的去协同模块以及通过实验模拟了该模块在抵抗多种种类的木马触发模式的情况下的抗攻击能力。同时也完成了该去协同模块的硬件实现,通过8级流水线的结构接入到交换机的报文存储器接口中。在去协同模块的设计过程中,涉及到了真随机数发生器电路的模块调用。真随机数发生器是指能够产生具有无法预测性质的且分布随机性较强的模块,通常利用自然界的随机过程来提取作为产生真随机数的熵源。电路中实现的真随机数发生器主要是利用了电路噪声或者电路亚稳态的现象。本论文基于TERO结构的真随机数发生器,通过分析电路结构产生的熵源来源改进产生了异步环振结构的真随机数发生器,同时和传统环振结构的真随机数发生器在FPGA平台上实现进行对比,在以NIST sp800的随机序列检测标准测试为基础评价标准下对二者的实现性能进行了对比。同时为了能更好的实现与验证改进后的异步环振结构的真随机数发生器,本论文在HHGrace0.13μm工艺平台上对其进行了实现,进行了仿真验证与版图设计,电路芯片的核心版图面积理论上最少能达到60x60μm~2,现已提交流片。在工艺平台上同样也完成了和传统环振真随机数发生器的后仿验证结果对比。以上论文的两部分工作均对所在项目的设计打下了良好的基础。