感应同步器作为一种高精度、高稳定性非接触式位置传感器,非常适合应用于工业自动化领域中,在此研究背景下,本文设计并实现了基于FPGA的感应同步器信号解算系统,并验证了系统的测量精度。在充分了解感应同步器工作原理及运行方式的前提下,讨论了五种信号解算方案的实现方法,并比较了各自的优缺点,最终选择反正切法作为本系统的信号解算方案。基于反正切法的信号处理流程,依次完成了激磁模块、放大模块、A/D转换模块、数字处理模块、数显及串口通信模块等硬件模块的搭建,其中A/D转换模块因为要实现两路信号同步过采样,所以ADC选择1MSPS转换速率、16位分辨率、双通道同步采样的AD7655,数字处理器则选择资源相对丰富的ALTERA公司cyclone IV系列的EP4CE22E22C8。在此基础上,利用FPGA控制实现过采样、FIR数字滤波、反正切运算等反正切解算法中的重要环节,其中FIR滤波器的设计摒弃了传统的利用Verilog编程实现的方法,采用了可以实时仿真和调试的DSP Builder设计方法,而反正切运算则采用了高效、高精度的CORDIC硬件算法来设计实现。将设计完成的测角电路与一台360对极的圆感应同步器及上位机组成感应同步器信号解算系统,经验证,此系统的静态测角精度为?10’。