论文部分内容阅读
随着通信系统的迅猛发展和嵌入式系统的广泛应用，对模拟和数字部分的接口电路模数转换器（ADC）和数模转换器（DAC）的研究也越来越受重视。各种应用系统要求ADC具有高采样率，高精度和宽动态范围。在常见的ADC转换结构中，逐次逼近型模数转换器（SARADC）是中等至高等分辨率应用的首选结构，SARADC具有功耗低便于集成等特点，广泛应用于工业控制、数字电视和数据/信号采集等系统中。
为了提高SARADC的工作速度，突破工艺限制，提高ADC采样率最直接有效的方法是多个ADC并行工作，这就是多通道时间交叉ADC（TIADC）技术。论文详细分析了多通道时间交叉逐次逼近型模数转换器中的各种非理想因素，根据系统要求确定了电路的整体架构和各个单元电路所采用的结构。针对多通道时间交叉ADC各种失配因素，论文在详细研究比较器失调的基础上，提出了一种新的比较器失调前台校准方法，该方法对前级放大器稳定性没有任何要求，对放大器的增益也没有严格的要求。同时论文在研究电容失配的基础上，提出了一种新的动态电容失配校准方法，该校准方法对于外部环境以及工艺的变化不敏感，电路可以根据实际情况动态的进行校准。对上述比较器失调校准电路和电容失配校准电路采用了中芯国际1．8V，0．18μm CMOS工艺进行了仿真，仿真结果表明比较器可以校准的最小电压为0．0315mV，对于峰峰值为1V的输入信号，实现了14比特精度。论文还采用动态比较器结构以及电阻分压和电容电量分配相结合的DAC来降低电路功耗，同时电阻分压和电容电量分配相结合的DAC可以消除对单独的采样保持电路的需求。
根据文中提出的校准方法，采用了低功耗设计方法设计了单通道10位2．5MHz采样率逐次逼近型ADC和16通道时间交叉SARADC，并采用了中芯国际0．18μm单层多晶六层铝混合信号CMOS工艺进行了流片验证。测试结果表明，设计的单条ADC微分非线性（DNL）为-0．9/+0．8LSB，积分非线性（INL）为-1．1/+1．3LSB，当采样率为2MHz，输入信号频率为146．3KHz时，信噪比可以达到56．00dB，无杂散动态范围为66．56dB，整个ADC的功耗为3．557mW。时间交叉ADC的DNL为－0．59/+0．82LSB，INL为－0．61/+0．6LSB，当采样率为32MHz，输入信号频率为2．341MHz时，信噪比可以达到55．9608dB，无杂散动态范围为68．88dB。所设计的时间交叉ADC嵌入到数字解调系统中可以成功地接收到电视信号。