随着电子技术的飞速发展,人们对电子产品的功能多样性、智能行为以及系统稳定性提出更高的要求,实现多变环境下的自适应系统已成为该领域发展的必然趋势。演化硬件的本质即通过生物启发式算法驱动可编程器件改变自身结构行为以适应变化,其具备的自组织、自适应、自修复特性推动着自适应系统领域的研究发展。本文以基于演化硬件的自适应系统为研究对象,以模拟FPGA在片实现为载体,从数字电路的演化设计方法、可扩展性问题的模块化设计、基于演化硬件的自重构冗余容错方法以及自适应系统平台的设计与构建四个方面展开探索与研究。演化设计方法是演化硬件实现自组织特性的手段,也是实现自适应系统的驱动力。通过对LUT级和函数级虚拟可重构技术(VRC)的分析比较,结合CGP编码模式,针对传统VRC级联电路架构的限制,提出一种改进的函数级VRC电路架构,从而提高演化生产电路的多样性;CGP编码中冗余结点的存在有利于中立效应,为了增大冗余结点利用率,融入MEP编码思想,通过对结点染色体段和输出染色体段表示特征的差异分析,在(1+λ)ES的基础上提出一种两阶段变异演化策略(TMES),以提升迭代中对可行解检测几率;为了实现实时演化设计环境下的演化效率要求,提出一种将成功个体优秀基因段引入种群的交互式两阶段演化算法(ITMES)。以二位全加器、三位全加器和三位乘法器为实验,通过(1+λ)ES演化效率与文献比较证明该函数级VRC架构的有效性,实验结果表明,随着求解问题复杂性增长,ITMES、TMES算法相对(1+λ)ES演化效率优势逐渐增大,且ITMES演化效率明显高于TMES和(1+λ)ES,但从生成电路的多样性来看低于TMES和(1+λ)ES,究其原因是为了加快演化速度和简化电路结构而导致了个体的趋同。可扩展问题是当前演化硬件技术发展的主要瓶颈,通过比较函数级演化、分解机制、模块化设计和适应值评估方案对该问题改进的特征,选取模块化设计为主要研究对象,针对基于ECGP编码模块化设计方法中存在问题的分析,提出了一种基于发育机制的多粒度模块化设计方法。并以四位全加器为例,根据模块选取与目标电路间的强关联性,通过用户经验交互选取模块功能及粒度,分别以Ⅰ型门细胞、Ⅱ型模块细胞和Ⅰ+Ⅱ型基于发育机制的多粒度细胞三种模式展开实验,结果表明,基于Ⅰ+Ⅱ型多粒度模块化设计在演化成功率、演化效率、生成电路种类多样性上的明显优势,并与其他文献比较,证明该方案在演化规模和演化效率上有改善。容错技术是演化硬件实现自修复特性的手段。通过针对自重构容错、补偿容错和冗余容错三种方案比较分析,引入成功个体池概念,提出了一种改进的基于TMES和ITMES演化算法的三模异构冗余自重构容错平台,实现对电路的软、硬错误的动态实时自修复,并以三位乘法器为例贯穿整个容错架构构建过程。由于该架构中模块间异构度越大,系统错误处理能力越强,所以希望演化产生更多异构个体。通过分析ITMES算法中生成的的趋同个体,为了加强电路间功能异构和位置异构,提出一种异构度评估模型,并将该模型与人工交互评估相结合,对ITMES算法产生的成功个体进行评估;针对直接插入交互和隔代交叉交互两种交互策略的比较分析,选取异构度和演化效率更好的直接插入交互策略,从而增强放入成功个体池中个体的可靠性;然后,提出以成功个体池中个体间异构度最大和活动结点数最小为优化目标的多目标优化方案,从而从异构度和功耗上增强成功个体池中个体质量,提升容错架构的性能。基于上述对演化硬件技术的研究,针对自身平台变化、环境变化及功能目标变化的多变环境,提出了一种基于适应引擎、监控机制及执行部件组成的自适应系统架构,以实现演化硬件的自适应特性。并对该架构给出了基于FGPA的SOC平台的具体解决方案及各部分功能的实现方法,通过对VRC技术和动态部分可重构(DPR)技术比较分析,说明基于VRC的三模冗余容错架构在处理硬错误中的优势。最后以三位乘法器为例,针对自身平台变化,模拟验证该自适应系统的有效性。