随着电力电子的发展,功率器件也逐步向着小型化、微型化方向加速进展。在某些具体领域中,功率器件或者说功率芯片(模块)短小轻薄、高性能的要求极为迫切。当前功率器件广泛应用在电力电子系统中,已经成为大型功率设备的主要组件(例如:雷达、电子仪器、自动控制等设备)。碳化硅(Si C)基功率器件具有击穿电压高,开关速度快,导通电阻低,抗辐射和耐高温等特性,在功率器件领域中有巨大的发展前景,然而在器件制造中存在着一系列困难。利用IPM(智能功率模块,Intelligent Power Modul)封装技术,将有望制造出大功率器件。因此利用三维堆叠技术获得高性能功率器件的研究具有非常重要的实用价值。本文通过探索堆叠工艺,实现了多个低电压芯片的三维堆叠,最终获得高电压器件(IPM模块)。本文主要目标是利用封装的方法通过堆叠设计一款高压功率器件来提高功率器件的高压性能。实验以一款国产SiC功率芯片(SiC-SBD)为堆叠对象,针对性地对此款双极型SiC功率芯片进行三维堆叠设计。利用已有的知识和工艺能力,提出了几种不同的三维堆叠方案。通过解剖硅堆和分析,从不同角度对芯片三维堆叠设计方案进行修正,最终选择用Au凸点作焊接电极的方案完成芯片堆叠。实验内容是使用与SiC-SBD相同结构的硅基假芯片来实现功率芯片的三维堆叠,并对Au-Ag键合机理展开讨论。芯片电极的阳极金属材料为Ti/Al,表面材料为Al,总厚度4μm;阴极金属材料为Ti/Ni/Ag,表面材料为Ag,总厚度1.6μm。用引线键合工艺在阳极表面制作Au凸点,并通过热压键合完成多个芯片堆叠。这种Au凸点堆叠方案减小了芯片互连距离和其他寄生效应,可以获得性能优异的高压器件。实验优化引线键合和热压键合参数,获得了可靠的堆叠工艺参数。此外,通过剪切力实验对键合的可靠性加以验证,最后利用FEI QUANTA FEG 450分析键合界面,并提出键合机理。