图像配准是将不同时间、不同视角、不同传感器拍摄的同一场景上的两个或多个图像进行空间上叠加的过程。SIFT特征对尺度和旋转具有不变性,同时对视角变化、光照变化具有部分不变性。因此,基于SIFT特征的图像配准,在很多图像分析任务中都有广泛的应用。随着视频处理技术的飞速发展,未来图像传感器系统将朝着高分辨、高帧频的方向发展。高帧频、高分辨率的结合,对图像配准的实时性提出了更高要求。然而,SIFT算法具有较高的运算复杂度,使得特征提取难以实时进行。本文以实时提取SIFT特征为目标,提出了VLSI流水线结构,能够以30帧／秒的帧频,提取1024×1024图像的SIFT特征。主要研究工作有：首先,本文提出了满足误匹配率要求、适应于硬件实现的SIFT优化算法。优化后的算法,通过参考单帧图像来降低片上缓存的容量,执行一次迭代从而提高了特征检测流水线的吞吐率,是硬件成本最小的实现方案。接着,将SIFT算法分为特征点检测和向量生成两个任务。一方面通过高吞吐率的流水线结构开发数据并行性,另一方面将两个任务并行化处理,得到了整体流水线结构。最后,以实时处理1024×1024图像为设计目标,提出了各流水线的数据吞吐率目标。其次,提出了特征点检测流水线结构,包括高斯差分尺度空间构造和特征点定位两个模块。高斯差分尺度空间模块中,一方面采用并行平滑机制实现,将延迟线数量降低了80%左右,另一方面采用时分复用技术,将高斯滤波器的利用效率提高到98%,从而降低了运算单元成本。再次,提出了基于兴趣区的中心存储器管理机制和结构。采用以行为单位、类似于FIFO的方式对兴趣区进行填充和释放；存储器阵列采用四像素拼接、单端口的多bank结构实现。经过时钟精确的仿真确定,兴趣区行数为72行,FIFO深度为64时可满足系统要求。电路结构采用两层设计,内层逻辑负责多bank管理,外层逻辑负责类FIFO的读写指针管理。电路结构清晰、逻辑简单,能够达到100MHz的系统工作频率。最后,提出了数据吞吐率为2像素／周期的向量生成流水线结构。首先,设计了维数、更数通道数可配置的直方图统计运算单元。经过综合验证,建立了维数、更新通道数与等效门数量的关系模型。然后,利用三线性插值的原理,将128维16更新的直方图统计转换为16个8维4更新的直方图统计。综合结果显示,转换后的等效门数量降低了40%左右。整体综合结果显示,在SMIC0.18μm工艺下,系统最高工作频率为100MHz,其中等效门的数量为1154K,片内存储容量为2.2858Mbit。实验结果显示,本文提出的流水线结构,能够以30帧/秒的速度提取1024×1024图像的SIFT算子,达到了实时处理的要求,相比于现有的结构,在帧频特性、片上存储容量、等效门的数量上,本文提出的结构都具有优势。