随着信息技术和半导体技术的迅速发展,数据中心的市场需求和应用规模日益增长,其巨大的能量消耗逐渐成为不可被忽视的严峻问题。数据中心内各类设备要求的供电电压不同,其中CPU等负载所需的电源电压甚至低于1V,在48V直流电压转换为1V直流电压的应用场景下,传统Buck变换器难以产生窄脉冲控制信号且转换效率低。因此,本文对高变换比、高转换效率的DC-DC变换器进行了研究和设计。针对传统降压变换器在高变换比降压应用时存在的问题,本文在变换器拓扑结构和控制方法上进行了创新性研究,大幅度提升了高变比变换器的转换效率。首先,本文首次提出一种适用于高变换比降压应用的全桥双路降压（FullBridge Double Step-Down,FB-DSD）混合拓扑结构。在FB-DSD变换器中,采用变压器实现电压变比,提升功率开关管控制信号的占空比,有效改善了高变换比应用时控制信号脉冲宽度窄的问题;利用飞电容承担1/2输入电压,降低了功率开关管的电压应力,从而可以采用耐压更低的功率开关管,降低电路的开关损耗和导通损耗。飞电容还能够充当隔直电容,抑制变压器偏磁,保证变换器的稳定、可靠工作。其次,本文提出了针对FB-DSD变换器的软开关控制方法,利用功率开关管的寄生电容和变压器的漏感进行谐振,再结合时序控制,最终实现功率开关管的零电压开启或者低电压开启。由于FB-DSD变换器降低了电路开关节点的电压,因此利用谐振更容易实现零电压开启。相比LLC等谐振变换器,本文提出的FB-DSD变换器可保持开关频率稳定,有益于优化系统的EMI特性。最后,基于0.18μm BCD工艺,本文设计了一款适用于FB-DSD拓扑的谷值电流模恒定导通时间（Constant On-Time,COT）控制芯片,两相控制信号采用1/2开关周期固定延迟的控制模式,防止两相控制信号交叠。谷值电流模COT控制的FBDSD变换器在其典型应用场景（48V输入电压,1V输出电压,开关频率500k Hz）下,峰值效率为94.84%,高于现有文献报道。本文所研究的高变换比降压变换器拓扑结构与控制方法,可有效提升变换效率,且保持开关频率恒定,解决了高输入电压、高变换比和大输出电流应用中的技术挑战。