论文部分内容阅读
针对目前计算的电路实现方式的不足,本文研究了一种面向应用领域的可重构计算方法。面向无线通信领域,以快速傅里叶变换(Fast Fourier Transform, FFT)和正交频分复用系统(Orthogonal Frequency Division Modulation, OFDM)中的码片级处理(Chip Rate Processing, CRP)算法为研究切入点,设计面向无线通信领域的可重构计算阵列。本文以FPGA软件流程为基础,提出了可重构计算阵列的计算任务映射方法,并开发软件流程。计算阵列支持多种算法映射,待映射的算法以数据流驱动,控制逻辑简单,能够以并行方式计算。本文的工作包括两部分：(1)可重构FFT处理器设计；(2)可重构计算阵列设计和计算任务映射方法研究。本文研究了FFT运算的分解方法和硬件实现架构,提出了Radix-2/22/23/24分解算法,以减少通用复数乘法器的个数,该分解方法采用平衡二叉树算法,最小化需要存储的旋转因子的数目；针对FFT架构中的常数乘法器,提出了一种常数乘法器共享策略,并基于可重构多常数乘法(Reconfigurable Multiple Cionstant Multiplication, RMCM)和多常数乘法(Multiple Constant Multiplication, MCM),给出了面积优化的共享常数乘法器实现。本文采用Radix-2/22/23/24分解和常数乘法器共享策略提出可重构FFT处理器结构,支持128点～8192点FFT运算。为验证FFT结构,本文设计了面向DVB-T/H(Digital Video Broadcasting-Terrestrial/Handheld)应用的FFT处理器。在可重构FFT处理器的基础上,本文研究了UMTS(Universal Mobile Telecommunication System)系统的CRP算法,经过算法分析,提取粗粒度的基本运算集合。针对基本运算设计基本计算电路,通过互连单元连接基本计算电路组成可重构计算节点(TILE),与可重构存储器和配置电路组成可重构计算阵列。可重构FFT处理器设计采用SMIC0.13um工艺,支持DVB-T/H应用,最高工作频率为34MHz,不考虑存储器面积,数据通路面积为38K等效逻辑门。可重构计算阵列支持128-8K点FFT和CRP算法映射。针对可重构计算阵列的任务映射,本文提出了基于FPGA映射方法的任务映射流程,对计算阵列中基本计算电路进行建模,生成配置位流,写入计算阵列完成算法映射。