论文部分内容阅读
横向功率MOSFET存在比导通电阻与击穿电压的折中关系,常见的改善方法有RESURF(Reduced surface field)技术和超结(Super Junction,SJ)技术,这两种技术皆通过增强耗尽来提高漂移区掺杂浓度。本文提出新的电流输运模式,构建多数载流子积累层,由积累层形成的低阻通道和中性漂移区共同传输电流,显著降低器件的导通电阻,打破了横向MOSFET的“硅极限”。本文提出两类新型的具有连续低阻通道的横向超结LDMOS。(1)具有槽型增强积累延伸栅(Enhanced-accumulation trench-type extending gate,TEG)的超结LDMOS(TEG SJ LDMOS),该结构的特征在于嵌入漂移区中的槽型增强积累延伸栅,TEG由高k介质及P柱区构成。槽型增强积累延伸栅有两个作用:一是正向导通时,在高k介质与N柱区界面形成多数载流子积累层,且高k介质增强电荷积累作用,多数载流子积累层联合沟道构成从源至漏的连续低阻通道,有效降低比导通电阻;二是高k介质辅助耗尽漂移区,调制器件体内电场。仿真表明,TEG SJ LDMOS耐压为197V,比导通电阻为1.09 mΩ?cm2。针对衬底辅助耗尽效应,提出两种柱区阶梯掺杂的TEG SJ LDMOS。一是N柱区阶梯掺杂TEG SJ LDMOS,阶梯掺杂的N柱区有效抑制衬底辅助耗尽效应且调制器件表面电场,耐压从197V提升至217V。二是P柱区阶梯掺杂TEG SJ LDMOS,P柱区在漏端采用轻掺杂P1区,P1区减少了衬底辅助耗尽引起的P型杂质过剩,保持超结区的电荷平衡,器件获得耐压218V。(2)具有辅助积累延伸栅(Assisted-accumulation extending gate,AEG)的SJ LDMOS。这类器件的主要特征是位于器件表面的辅助积累延伸栅,开态时,N柱区表面形成电子积累层,P柱区表面形成电子反型层,积累层与反型层联合沟道构成从源至漏的连续低阻通道,低阻通道显著降低器件比导通电阻。为改善SJ LDMOS的耐压,提出具有阶梯掺杂N型缓冲层的AEG SJ LDMOS(AEG-SNB SJ LDMOS)及具有P型埋层的AEG SJ LDMOS(AEG-PB SJ LDMOS)。阶梯掺杂N-buffer在源端和漏端提供非均匀的电荷补偿,有效抑制衬底辅助耗尽效应。通过仿真,AEG-SNB SJ LDMOS得到235V的耐压及2.92mΩ?cm2的比导通电阻。P型埋层减少源端过剩的补偿电荷,并调制器件表面电场。仿真表明,AEG-PB SJ LDMOS获得220V的耐压及3.05 mΩ?cm2的比导通电阻。