论文部分内容阅读
随着1G至4G通信系统的快速发展,sub 6GHz射频频段日趋拥挤,又因为毫米波频段具备高数据速率、频谱较为干净等优点,所以催生了许多毫米波频段的应用,例如5G通信的毫米波频段、车载雷达等。由于传统的III-V族半导体工艺制造成本高,限制了其在民用消费领域的应用;同时随着硅基工艺的迅速发展,其晶体管截止频率已超过200GHz,使得硅基工艺具备了实现毫米波电路的可能。又由于硅基工艺具备制造成本低、集成度高等优点,同时面临着耐压较低、损耗较大的缺点,国内外许多学者都对采用硅基工艺实现毫米波电路展开了深入的研究。本文主要研究在硅基工艺的限制下,如何设计出高增益和高输出功率的功率放大器。首先,本文基于硅基工艺对常用的无源和有源器件展开介绍和理论分析,重点对变压器展开理论推导,分析变压器阻抗变换的特性,为后续采用变压器进行电路设计打下坚实的基础。为能设计性能良好的功率放大器,必须结合设计实际对放大器基础内容加以分析。本文采用理论推导的方式阐述输入阻抗与稳定性之间的关系;推导得到共栅级和cascode放大器的输出阻抗,并结合loadpull原理阐述cascode放大器S22较差的原因;理论分析阐述了放大器的线性度。本文介绍的第一款35GHz功率放大器基于0.13um SiGe BiCMOS工艺进行设计与流片。该放大器采用两级、两路cascode功率合成的结构,并结合变压器的良好设计,实现了良好的性能。该35GHz功率放大器功率增益大于30dB,3dB带宽范围为27.5-38.5GHz,相对带宽为33%,完成带内输入、输出匹配,35GHz时饱和输出功率为21dBm,峰值PAE为27.3%。第二款94GHz功率放大器基于TSMC 65nm CMOS工艺进行设计和流片。为提高功放的输出功率,输出级采用四路cascode差分放大器进行功率合成;为提高功率增益,功放采用四级放大器级联的结构,且每级放大器都采用中和电容技术;为减小级间匹配时由于阻抗失配引入的较大增益损失,除输出级外的前三级均采用共源结构。该94GHz功率放大器功率增益为24dB,3dB带宽范围为82-105GHz,相对带宽为24.6%,完成带内输入、输出匹配,94GHz时饱和输出功率为17.2dBm,峰值PAE为8.3%。