图像数据量庞大，而水声信道的传输能力有限，如果想要实时的显示出图像声呐所采集的图像，就必须先对图像数据进行压缩。本文应用了Verilog HDL通过Altera公司的Quartus II9.0设计并实现了一种适用于声呐图像压缩的JPEG基本模式编码器。JPEG是当前主流的图像压缩标准，互联网上可以很容易找到大量的JPEG格式的图片。图像处理的数据吞吐量很高，为了取得很好的实时性，越来越多的设计采用并行能力强大的FPGA来实现。本文首先简单介绍了图像压缩技术与图像压缩标准的发展历史，之后又详细叙述了基于FPGA的JPEG标准基本模式的编码器的实现方案，在FPGA平台上构建了一个JPEG图像压缩系统，同时针对该系统各功能模块的设计思路，给出了详尽的描述。其中采用NIOS II软核构建系统的CPU，Verilog HDL语言设计JPEG编码器模块。二维DCT变换采用了陈氏算法，然后以乘法代替量化时进行的除法操作，通过控制量化模块的读地址实现Zigzag排序，以查找表的形式快速实现DC系数和AC系数的Huffman编码。先后对设计进行了功能仿真测试和硬件测试，硬件测试在Altera公司的Cyclone II系列芯片上进行。将源图像数据通过rs232串口输入，将压缩好的数据通过rs232串口传输至PC机上，在PC机上通过第三方软件进行解码，最终能够显示完整图片。最终测试结果表明，本设计达到了预定的目标，实现了JPEG标准基本模式的编码器。