论文部分内容阅读
嵌入式SRAM是片上系统(SoC)中集成度最高的元器件,且SoC的支配主体也从逻辑部件转变为存储器,多端口SRAM能通过不同的端口对存储单元进行同时存取,被大量应用在各种SoC中。因此研究嵌入式多端口SRAM的内建自测试、自诊断具有重要的意义,它是实现故障修复,提高SoC成品率的关键技术。本文以嵌入式多端口SRAM的内建自测试与内建自诊断技术为研究内容。首先,介绍了嵌入式存储器内建自测试、自诊断技术的研究背景、意义,总结了国内外研究现状和发展前景等。其次,为快速测试嵌入式多端口SRAM端口间的故障,提出一种基于结构故障模型的故障测试算法:w-r算法和w-w算法。w-r算法由March C-算法扩展得到,即让一个端口执行March C-算法的同时另一个端口于偏移量为±2的地址并行执行伪读操作,能有效测试两个读端口及一个读端口与一个写端口之间的故障,并考虑存储器的规则结构给出了其简化算法;w-w算法可有效激发两个写端口之间的各种故障,并使之适用于不同物理布局的存储器,在保证时间复杂度合理的前提下提高了端口间的故障覆盖率。然后,为详细诊断嵌入式多端口SRAM的端口间故障,又提出一个高效的多端口SRAM故障诊断算法DDA,此算法由WDDA和BDDA两部分组成,能分别详细地诊断字线间和位线间的故障类型及位置,为故障修复以及存储器的生产制造提出恰当建议。最后,通过将故障注入到32×8位的双口SRAM中,运用构建的内建自测试(BIST)系统执行算法,仿真实验表明:一旦故障被测试算法检测出来,DDA算法能详细定位故障类型和位置,验证了其时间复杂度低,具有100%的端口间故障覆盖率及详细的故障类型诊断,实现了对嵌入式多端口SRAM快速测试、详细诊断的功能。整个系统运用VHDL编码实现,利用Xilinx ISE集成的XST工具综合,调用ModelSim SE软件进行时序仿真,验证方案的可行性。