论文部分内容阅读
近几年,随着集成电路设计的快速发展,便携式电子设备也得到了盛行和普及,越来越多的功能模块集成在一个片上系统,这就对系统内部的电源管理模块提出了更高的要求。低压差线性稳压器(LDO)作为电源管理IC的一个重要组成部分,也得到了飞速发展。传统的LDO结构主要是模拟电路设计,采用误差放大器和大尺寸MOS管进行反馈调节。但是芯片特征尺寸的减小使其对工作电压的要求越来越低,而当电源电压降低到阈值电压以下时,放大器的增益将无法达到设计要求,从而导致模拟LDO的性能降低。全数字LDO(DLDO)就是在这种情况下得到了越来越多设计者的广泛探索。传统的全数字LDO电路是采用比较器、移位寄存器以及MOS管阵列进行负反馈调节,而近几年全数字LDO电路结构日益创新,目的是为了解决传统结构输出纹波、瞬态响应以及负载动态范围等方面的问题。本设计采用环形振荡器将模拟电压转换为脉冲宽度;再利用时间数字转换电路TDC来将脉冲宽度转化为数字信号;采用数字PID结构作为DLDO的控制模块,通过对PMOS管阵列的开关控制,达到对输出的补偿效果;而MOS管阵列在典型设计的基础上进行改进,以解决调节过程中产生的脉冲尖峰。最终设计出一款低工作电压、宽负载动态范围、快速响应的全数字低压差线性稳压器电路。本设计基于CSMC.18工艺,利用Cadence工具进行电路和版图设计,在ADMS混仿平台下进行仿真测试。最终设计的版图面积为0.125mm2;输入电压范围为1V-1.8V,同时产生0.6V-1.2V的输出;负载电流范围在10mA-800mA之间。当电路工作电压为1.2V,负载电流在200mA-300mA之间交替变化时,DLDO在0.8 V调节输出电压下的瞬态响应时间为0.786μs,下冲为456m V,最大电流效率为99.835%,最大功率效率为96.507%,当频率为1KHz时电源电压抑制比为-42.6dB,当频率大于3MHz时电源电压抑制比高于-30dB;在工作温度和工艺条件等发生变化时,输出电压误差在±1%以内。