带隙基准电压源作为电路中一个基本模块,被广泛应用于数字和模拟电路中。传统典型的带隙基准电压源输出温度系数较差,一般高于100ppm/℃。而高精度A/D或D/A转换电路、高精度便携设备、片上系统(SOC)等对带隙基准电压源的要求日益增高。因此,传统典型的带隙基准电压源愈发不能满足人们的需求,研究与开发一种低温度系数CMOS集成带隙基准电压源就显得尤为紧迫。依据带隙基准源的设计理论及非理想特性,提出了一种采用二阶曲率与NMOS分段线性补偿相结合的新型温度补偿设计方案,达到有效降低低温度系数CMOS集成带隙基准电压源温度系数的目的。此外,还通过在电源与运算放大器之间引入负反馈的方法来实现带隙基准电压源的高电源电压抑制比。在中芯国际0.18μm CMOS集成电路工艺下完成低温度系数CMOS集成带隙基准电压源的电路设计,采用CADENCE SPECTRE仿真工具完成对CMOS电路仿真验证,最后再在CMOS电路的基础上完成低温度系数CMOS带隙基准电压源版图的设计和验证。本课题的工作内容重点有以下几个部分:1)带隙基准电压源理论基础、常用温度补偿方法及原理;2)带隙基准电压源的非理想特性;3)完成一阶CMOS集成带隙基准电压源基准电路设计,以及完成二阶曲率与NMOS分段线性相结合的温度补偿电路设计;4)通过CADENCE SPECTRE仿真工具完成对CMOS集成带隙基准电压源电路仿真以及版图的设计验证。由CADENCE SPECTRE仿真结果可知:在5V电源电压下,在-50-125℃范围内CMOS电路输出的温度系数为8.8ppm/℃;在27℃时电源电压抑制比为-80dB;电源电压在2.8V-5V的范围内,CMOS电路的输出电压调整率为2.3mV/V。综上所述,本文所研究并设计的带隙基准电压源具有良好的性能,能够满足高精度便携设备、片上系统(SOC)等电路的要求。