目前三维集成电路主要采用硅通孔实现多个晶片的垂直堆叠,其具有体积小、功耗低、支持异构集成等优点。然而,硅通孔自身的体积和对芯片对准精度的高要求限制了器件的集成度。单片三维集成电路（Monolithic Three-dimensional Integrated Circuits,M3D ICs）将晶体管在同一晶圆上逐层加工,降低了对晶片对准精度的要求,使得单片层间通孔（Monolithic Inter-tier Via,MIV）的尺寸大大减小。因此,与基于硅通孔的三维集成技术相比,单片三维集成技术可以显著减少芯片面积并提高电路性能,受到了业内的广泛关注。然而,由于集成密度较高,在单片三维集成电路的键合过程中极易出现MIV故障及层间介质（Inter-layer Dielectric,ILD）空洞故障。为了有效隔离故障、降低装配成品率损失,针对单片三维集成电路建立高效准确的键合故障检测方法至关重要。为解决以上问题,本文针对单片三维集成电路中的键合故障检测问题展开研究。针对MIV故障,首先,应用有限元分析软件建立了无故障及故障MIV的电学模型。然后,分析了MIV在无故障及有故障状态下的放电特性,并基于其放电时间的差异提出了一种基于RS锁存器的MIV故障检测方法,以识别不同状态下MIV的放电时间的微小偏差。该方法可以检测出MIV的漏电故障及开路故障,并准确判断出故障MIV的具体位置。针对层间介质空洞故障,分析了ILD内部空洞的故障机理,推导出空洞尺寸及ILD上层逻辑门等效电容之间的关系。提出了一种基于开关电容的ILD空洞故障检测方法,通过测试结构的开关次数可以反映ILD上方逻辑门的等效电容,进而可以判断ILD内部是否存在空洞故障。在考虑晶体管存在工艺偏差的情况下,该方法可准确检测出空洞故障的具体位置及尺寸。为了验证上述方法的有效性,本文分别针对MIV及ILD建立了测试电路,对键合故障检测方法进行仿真验证。实验结果表明,本文提出的方法可准确检测出单片三维集成电路的主要键合故障,同时具有较高的故障检测精度。