钝化是改善功率器件性能和提高可靠性必不可少的手段,也是硅工艺中的一个重点,在以MOS工艺为主的高压集成电路和功率集成电路中,钝化的重要性就更加突出。在双极功率晶体管制造过程中采用LPCVD淀积半绝缘多晶硅(SIPOS)钝化工艺可以有效改善器件漏电流特性、提高器件稳定性。但实践中发现在有源区直接淀积半绝缘多晶硅对器件小电流放大倍数和BVceo特性有显著影响。在经过高温贮存等例行试验后,器件小电流放大倍数平均会减小30%左右,最多甚至达50%,K值平均降低20%,严重影响了产品的性能;而采用SIPOS+SiO_xN_y复合膜层虽然在改善小电流放大倍数方面有一定作用,但器件BVceo负阻现象非常严重,成品率低。本文通过调整钝化层结构以求解决上述问题,结合实际可以利用的设备条件,通过试验确定了两个新的工艺方案:一是将EB结上的钝化层用PECVD法淀积的氮化硅代替原来的SIPOS+TEOS,实际生产中用干法刻蚀部分代替原来的湿法腐蚀,消除了膜层钻蚀的隐患;二是保留硼扩散生长的氧化层,消除了中间流程引进离子玷污的可能,氧化层本身的洁净程度也得到保证。两种流程的试验芯片,在测试中均没有BVceo负阻现象,且封装的管芯经过168小时的高温贮存试验后,小电流放大倍数的变化均值均可以控制在6%以内,K值的平均变化率在3%以内,芯片的该项参数取得了明显的改善。第二种试验流程已经部分应用于当前的实际生产中,由试验型号推广到了另外的2-3个型号的芯片;新工艺产品发送客户试用后,获得了客户的认可。