在核电子学领域中,探测器输出的原始波形蕴含着最丰富的物理信息。波形数字化技术可以通过高速采样获取完整的信号波形,并结合数字信号处理提取信号波形中感兴趣的信息,是当代核电子学领域的一个研究热点。并行交替采样（Time-Interleaved Analog-to-Digital Conversion,TIADC）技术是一种常用的波形数字化手段,它通过使用多个并行的模拟-数字转换器（Analog-to-Digital Convertor,ADC）对同一信号进行不同相位的采样,可倍增系统采样率,使得其突破单片ADC的极限。在当前复杂的国际环境下,国外超高速ADC使用受限,而目前国内高速ADC的设计与国际水平仍有一定差距,从这个角度上,也需要基于国产ADC芯片发展TIADC技术。然而,由于不同采样通道间存在失配误差,TIADC系统的性能必然会受到影响,因此,失配误差的修正是TIADC技术的研究重点。此前,针对不同应用与目标,已有大量的失配误差修正算法被提出,完美重构算法便是其中一个典型代表,其基本思想是构造一个有限冲击响应（Finite Impulse Response,FIR）滤波器对系统的失配误差进行修正。该方法目前已可实现宽带内失配误差的实时修正,其基本流程为首先标定出多个频率点下系统的失配误差,并插值得到足够多频点下的误差参数,然后构建完美重构方程并解得修正滤波器的频域解,再对频域解进行快速傅里叶反变换（Inverse Fast Fourier Transform,IFFT）,即可得到滤波器系数的时域解。实时修正时,硬件资源消耗量与滤波器阶数成正比,由于硬件资源量的限制,该方法需要对时域解进行直接截断处理以获得合适的滤波器阶数,此截断过程会造成误差。因此,为了保证修正精度,基于此方法对于滤波器阶数往往要求较高,资源消耗大。针对上述问题,本论文研究工作中探索了一种低硬件资源消耗的TIADC修正算法。鉴于机器学习中感知机网络计算过程与FIR滤波计算过程的相似性,可将对滤波器系数求解的过程转换为感知机网络权重系数求解的过程。鉴于机器学习算法可基于自适应循环迭代过程寻找最优解的特性,可以通过训练对完美重构算法中的滤波器截断误差进行补偿,可以利用更低阶数的滤波器实现与完美重构算法相同的精度。本论文研究工作中提出了一种基于机器学习的修正滤波器系数计算方法,其计算过程利用时域波形作为训练样本,在设定滤波器阶数的前提下通过迭代训练直接获得逼近理想滤波器的最优时域解,相对于引入截断误差的完美重构算法,其在低阶数时会有更好的效果。此外,此算法利用迭代计算代替了完美重构算法求解滤波器系数过程中复杂的矩阵运算和蝶形运算,简化了运算过程,使其未来更适合于在线计算滤波器参数的场合,例如考虑变温环境下的应用。基于上述算法,本论文首先详细介绍了该算法的具体实现过程,然后在Matlab软件中对该算法的正确性与有效性进行了详细的仿真,在仿真中还讨论了该算法中几个重要参数的选取。同时,还基于相同数据与完美重构算法的修正效果进行了对比仿真。仿真结果表明,本算法能够有效实现失配误差的修正,并且在实现同样修正效果的前提下,本算法对修正滤波器阶数的要求明显降低。同时,本论文还利用2片采样率为2.5 Gsps的国产高速ADC芯片设计了一套等效采样率为5 Gsps的TIADC硬件验证系统,并且利用该硬件系统,设计了基于嵌入式的修正系数在线计算逻辑与失配误差的实时修正逻辑。然后通过测试进行了验证,最终测试结果表明该系统实现了 5 Gsps的等效采样率,可以基于嵌入式程序在线计算FIR系数,并实现了宽带内的TIADC失配误差的实时修正,修正后系统有效位性能在177 MHz下达9.2bits,在497 MHz输入下达8.9 bits,在997 MHz输入下达8.6 bits,均相对于修正前明显提高。同时,在离线修正的对比中,基于本算法在50阶滤波器修正后可以实现有效位在257MHz输入下为9.2 bits,在597 MHz输入下为8.8 bits,且在1.25 GHz宽带范围内,有效位性能均好于8.4 bits,相对于达到同样修正效果时完美重构算法所需的120阶滤波器,大幅减少了系统复杂度。