近年来,电子技术发展的越来越快,电子产品不断推陈出新,人们也越来越依赖电子产品。信号源,被称为电子系统的“心脏”,它为电子系统提供时钟信号。信号源广泛应用于各个领域,例如通信工程等。高性能高频率振荡器常常因为工艺和技术的限制,在直接制造生产上有一定的困难,并且成本较高。而利用频率合成技术能够快速制造出合适的信号源,节省时间降低成本,这使得频率合成技术在电子系统行业内得到广泛的应用和发展。本论文的内容是利用锁相倍频技术设计100M信号源。论文以PLL技术为切入点,首先介绍锁相环路的基本理论及其组成结构,对其各个组成模块进行分析建模,并介绍信号源的各个重要指标。然后通过分析信号源杂散与噪声的类型建立各个组成部分的噪声模型并提出改善关键指标的意见及方法。本论文研究的课题采用两种方案,首先方案一利用集成鉴相器、VCO和分频器的锁相环芯片设计出频率源。此方案以ADF4351锁相环芯片为基础,通过ADIsimPL软件进行仿真并以此为参考,然后结合MATLAB计算出环路滤波器各个器件的值设计出合适的环路滤波器,设计出芯片的外围电路。系统利用STM32作为主控芯片,对锁相环芯片各个寄存器进行控制,从而设计出完整的信号源系统。为了改善集成芯片中各个功能而获得更好的性能指标。本论文提出并设计了方案二。此方案利用分立的二极管平衡鉴相器、压控振荡器和分频器搭建了锁相环电路,并与方案一对比研究。最后利用R&S FSUP 8信号源分析仪对两种方案的性能指标进行测试及验证,测试结果显示方案二比方案一在杂散拟制方面改善了10dBc以上,近端的相位噪声比方案一改善了-22dBc/Hz以上。方案二的相位噪声测试结果达到-102dBc/Hz@10Hz,-130dBc/Hz@100Hz。杂散拟制和相位噪声指标得到了较为明显的改观,并且达到了要求的设计指标。