随着半导体工艺的持续发展,晶体管的截止频率和最大工作频率不断提升。根据国际半导体技术蓝图(ITRS)报导,CMOS晶体管的截止频率在2021年有望达到0.9THz,毫米波集成电路设计逐渐受到业界和学术界的重点关注。共面波导(CPW)作为微波电路设计中最基本的无源器件,具有低损耗和特性阻抗变化范围广等优点。在毫米波集成电路设计中,CPW既能作为最基本的互连线,也能在匹配电路中作为电容和电感使用。所以,如果在电路设计中可以得到精准的CPW模型,就可以大大提高毫米波集成电路性能。但是目前,CPW的研究存在两个问题:高频下的电磁场(EM)仿真不准确;在片测试数据去嵌误差大。由于这两个问题无法解决,CPW的等效电路模型在毫米波频段的精度一直不能满足电路设计的要求。本文从优化EM仿真、改进去嵌算法和建立新型等效电路模型三个方面对CPW进行了深入的研究。具体内容概括如下:1.在GaAs和CMOS工艺平台上对CPW的结构及参数特性进行了深入研究。一方面通过EM仿真,确定欧姆接触等金属层与衬底之间的位置关系;另一方面,对由频率升高及工艺偏差所引起的电导率和介电常数的变化,从仿真角度进行了反向推导。在此基础上,优化相应的CPW仿真模型参数使得该仿真模型在0.1-220GHz范围内与实测结果很好的吻合,为后续的去嵌算法研究及等效模型分析提供准确的仿真数据的支持,同时,为电路设计提供有力的CAD辅助。2.提出了一种基于EM仿真的去嵌算法。该算法无需设计额外的去嵌结构,可以节省芯片面积并大大降低流片成本。通过与多种去嵌算法的对比可以发现,论文提出的去嵌算法,其性能优于开路去嵌和开路短路去嵌算法,与目前主流的thru去嵌和Mangan去嵌算法效果相当。由于所提出的算法不需要预留去嵌结构,所以其使用要比thru和Mangan去嵌更为灵活。3.基于现有的三种传输线模型,对GaAs和SMIC 65nm两种工艺下CPW分别建立了相应的共面波导等效电路模型,并在传统经验公式和实测结果的基础上,提出一种新型、简便的参数提取方法。采用两种工艺下的实测数据对所提出的模型和参数提取方法的准确性进行了验证。实验证明,这两种模型在67GHz以内都可以很好的吻合实测结果。