本文以图像无损压缩的硬件实现为核心,在深入分析CCSDS空间图像压缩标准的基础上,研究了基于FPGA的图像无损压缩编码器结构设计中的关键问题。首先研究多级整数小波变换的高速硬件结构:为了提高模块数据吞吐速率,针对折叠结构的多级变换频繁访问外存以及级间串行操作消耗运算时间的问题,提出了一种基于级间流水的三级变换结构,利用二维变换基于行的输入特点,将前级变换的输出直接提供给后级变换作为输入,中间不需要任何缓存,达到三级变换的直接实现的目的,并针对直接型流水结构后级变换资源利用率不高的问题,改进了后级二维变换结构,在处理速率不变的情况下实现了模块复用。随后研究位平面编码硬件结构中的关键问题。重点设计了熵编码器结构,针对位平面扫描与熵编码顺序不匹配的矛盾,设计了扫描信息存储器结构,通过为各阶段分配独立的存储器,并优化存储字结构的方法,完成编码顺序的转换,同时提高了熵编码器工作效率,减少其数据访问量。