随着5G通信和物联网技术的快速发展,终端设备产生的大量关键数据通过网络传输至算力更强的计算终端。由于终端设备受限于紧张的计算资源、有限的存储空间等问题,传统的密码技术部署方案无法很好地部署在终端设备上。RISC-V指令集因为其短小精悍的架构和模块化的的设计理念成为专用领域架构的首选。通过向基于RISC-V架构的通用处理器中添加密码运算单元,使处理器在不失通用性的同时,还获取了较高的密码运算性能。本文已经完成主要工作和创新点如下:分析RISC-V架构不同指令子集特点,提出了面向对称密码的指令格式。深入研究RISC-V处理器指令译码、取值、执行电路的架构实现,提出了一种支持密码运算指令格式的多读一写指令电路设计方案,解决了由此而产生的资源冲突和数据冲突的问题。分析了对称密码中换位操作特点,提出了面向对称密码的联合移位、置换操作指令,其中联合移位指令可支持不同位宽不同方向移位操作。设计了基于CMOS传输门、NMOS单管传输门和标准单元库的可重构联合移位运算电路（Reconfigurable Joint Shifter Module,RJSM）。实验表明,与基于标准数字单元库的联合移位电路（S-RJSM）相比,基于CMOS传输门实现的联合移位电路（C-RJSM）和基于NMOS单管传输门实现的联合移位电路（N-RJSM）延时分别减少了85.30%、50.69%,功耗-延时积分别减少了97.27%、90.43%。分析了对称密码的算术运算特性,提出了面向对称密码的模运算指令和有限域运算指令,采用舍弃部分积高位、扩展Wallace树压缩求和过程、精简模修正电路执行路径的方法设计了可重构模运算单元（Reconfigurable Modulo Arithmetic Unit,RMAU）,该单元支持5种模乘运算,3种模加运算,3种乘法累加运算。实验结果表明,RMAU相较其他结构模运算单元,在具备高功能覆盖度的同时,计算延迟分别降低了39%、44%、47%。分析密码运算中查表操作需求,充分利用数据存储器存储资源,在不影响原实现架构的基础上,提出了S盒查表地址生成方案,设计了8-8和4-4查表操作指令,实现一条指令完成4次或8次查表操作,有效提高查表效率。建立了基于FPGA平台的软硬协同验证环境,评估了密码运算单元占用资源情况,结果表明专用密码指令运算单元所需硬件资源占密码处理器约21%。采用专用密码指令编程实现了SM4、AES和ZUC三种密码算法,并与通用处理器实现性能进行对比,研究表明使用专用密码扩展指令编程实现SM4、AES和ZUC所需指令数分别减少62.41%、77.35%和49.23%,所需周期数分别减少60.70%、82.61%和48.54%。