随着芯片特征尺寸的不断减小,单一芯片集成的IP核越来越多。传统总线互连结构已无法满足大量IP核之间的通信要求,片上网络(Network on Chip,NoC)作为一种新的互连结构被提出来。然而不断降低的芯片特征尺寸和不断提高的集成密度,导致NoC的故障发生率越来越高,容错成为NoC亟需解决的关键问题。当前NoC容错路由算法还存在着一些不足,主要体现在：1)基于故障块模型的NoC容错路由中,在最小路径存在的情况下,数据包因避绕故障块而选择非最小路径；2)基于优先级思想的容错路由中,缺乏对数据包乒乓路由问题的有效解决方法；3)对下一跳节点故障信息的不了解,导致容错路由路径的非最优化。本文针对以上三个问题,对NoC容错路由算法展开了专门研究。本课题在深入分析当前NoC容错路由算法的基础上,提出了一种最小路径区的构建模型和两种改进的NoC容错路由算法。主要工作和研究成果如下：1.提出了一种分布式存储的最小路径区构建模型。最小路径区避免了基于故障块模型的容错路由中各种复杂的故障块避绕规则,然而其传统的构建方法需要源节点和目的节点进行反复通信合作。提出的构建模型将含有故障块的NoC分成若干个不同大小的矩形区,仅需要源节点不断向前探测寻找最小路径区的两条边界区域；通过不同的矩形区组合来构建相应两点之间的最小路径区,使数据包在最小路径区内进行全适应度的路由。该构建模型可推广应用于不规则NoC路由和负载均衡路由等方面。2.提出了一种基于改进优先级的NoC容错路由算法IPFR。针对基于单故障模型的固定优先级容错路由存在的乒乓路由问题,提出一种改进的优先级策略,在端口优先级设定时将数据包的输入端口加以考虑；并进一步针对端口交替出现的乒乓路由问题,提出优先级的动态更新策略；基于以上两种优先级策略提出了IPFR容错路由算法。仿真结果表明,该算法有效避免了乒乓路由的发生,减小了网络的无效负载和丢包率。3.提出了一种邻节点故障感知的NoC容错路由算法FNA-FR。针对基于原始功能故障模型的容错路由存在的路径非最优化问题,对原始功能故障模型进行扩展,增加存储相邻节点的部分通道故障信息,以探测下一跳路径信息；同时针对为避免死锁而采用的虚通道技术存在的诸多不足,将奇偶转弯模型嵌入到功能故障模型中避免死锁。基于扩展的功能故障模型和嵌入的奇偶转弯模型,提出了FNA-FR容错路由算法。仿真结果表明,在故障NoC中,该算法路由路径更接近于最小路径,并且可保证数据包90%以上的成功到达率。