集成电路进入深亚微米以后,传统的体硅CMOS寄生效应和迁移率不匹配问题亟待解决,针对体硅中器件尺寸缩小引起的寄生效应,可以采取SOI(Silicon on Insulator)结构,针对硅基CMOS电路中迁移率不匹配的缺点,可以采取Si/SiGe应变层异质结结构,本论文把SOI结构和Si/SiGe异质结技术结合起来,以SOI结构为衬底,制作成具有应变SiGe沟道的SOI MOSFET,从模型建立、单管和CMOS特性分析等几个方面对器件特性进行了研究。建立了0.15μm全耗尽应变SiGe沟道SOI CMOS的器件结构模型,利用三维器件模拟软件ISE TCAD对器件单管直流特性、CMOS瞬态特性及传输特性进行了分析。为确保模拟的准确性,对应变SiGe、应变Si的主要物理模型进行了修正,模拟时采用了更为精确的流体力学能量输运模型。模拟结果表明,与普通SOI CMOS结构相比,SiGe沟道SOI CMOS的驱动能力和电路速度明显提高,其中,PMOS的提高幅度尤为显著。对SiGe SOI PMOS的温度特性进行了分析,结果表明,温度升高,其驱动电流严重退化,阈值电压大幅下降,泄漏电流剧增。对影响其温度特性的自加热效应进行了分析,发现SiGe SOI PMOS具有比普通SOI结构更严重的自加热效应,且自加热效应随着温度的升高逐渐减小。对三种可以缓解自加热效应的新型埋层结构进行比较,结果表明,DSOI结构不适于低压全耗尽型SOI器件,Si3N4 DSOI结构对自加热的改善幅度较小,相比之下,Si3N4埋层结构效果最好。随着温度的升高,Si3N4埋层结构相对于SiGe SOI结构的优势减小。另外,由于SiGe SOI结构对NMOS性能提高幅度较小,因此对高电子迁移率的SGOI结构进行研究,结果表明,与SiGe SOI CMOS相比,其优点是对NMOS性能提高的幅度较大,缺点是制备工艺复杂,成本较高。本文对深亚微米全耗尽型SiGe SOI CMOS进行了模拟分析,得到的结论对SiGe SOI MOS器件的设计和研制工作具有一定的参考价值。