论文部分内容阅读
集成电路制造工艺的发展使得器件的尺寸进一步缩小，进入了纳米层级，这带来了一些影响电路可靠性和稳定性的问题，比如负偏执温度不稳定性(Negative Bias Temperature Instability，NBTI)。NBTI效应主要影响PMOS晶体管的性能，使得阈值电压漂移，从而造成电路时延增加，性能下降，最严重的结果是电路功能的失效。研究如何缓解NBTI效应对电路的影响，成为集成电路设计中一个十分重要的方向。同时，器件尺寸的缩小也使得集成电路功耗问题变得越来越严重，其中以电路的泄漏功耗问题表现最为严重。泄漏功耗可以降低集成电路的使用性能，缩短集成电路使用寿命。在缓解NBTI效应对电路影响的同时，如何降低集成电路的泄漏功耗，成为集成电路可靠性设计的重要内容。 论文通过仿真实验，分析了NBTI效应对N型多米诺电路性能的影响，为兼顾N型多米诺电路的容噪能力，提出了一种双阈值电压配置方法降低NBTI效应的影响。这种方法对电路的PMOS保持管和反相器PMOS管采用低阈值配置，其他晶体管采用正常阈值配置。仿真结果表明，采用本文所提出的双阈值电压配置方案的N型多米诺或门逻辑电路，在经过10年的老化周期之后，仍有0.41％的时序余量，从而有效保证了多米诺电路的使用寿命。 功耗问题是影响多米诺电路的另一个重要问题。本文分析了影响N型多米诺电路性能的功耗问题，结合N型多米诺电路的结构特点，提出了一个可控管多米诺电路的结构。该结构在预充PMOS管和动态结点之间增加一个具有独立输入的PMOS晶体管，相当于增加一个预充管，而在下拉网络和动态结点之间增加一个带独立输入的NMOS晶体管，通过对下拉网络与动态节点之间的导通与关断状态进行控制，从而达到降低电路泄露功耗的目的。HSPICE仿真结果表明，本文所提出的可控管多米诺电路结构能有效的降低多米诺电路的泄露功耗，并且随着输入电压的升高，降低功耗的作用越明显。