FFT算法在数字广播通信系统的调制和解调环节中具有重要意义。数字广播通信系统系统对FFT处理器有更高性能和更快速度的要求,而高阶点数的系统性能会更好,所以在数字广播通信系统中,高阶点数的FFT处理器设计已经成为一种趋势。本文提出一种基于FPGA的32K高阶点数按频率抽取的基-8FFT算法。根据FFT算法原理以及选用的高阶点数,采用按频率抽取的基-8 FFT算法和顺序处理硬件架构；根据按频率抽取的基-8 FFT算法特点以及硬件结构,进行基于FPGA的方案设计。整个设计主要包括控制模块、状态机模块、ROM存储模块、地址变换模块、基8蝶形运算模块和溢出截位模块,对每个功能模块都进行详细的设计与实现。在实现过程中采用同址运算,对数据地址生成单元进行优化,使输入数据和输出数据共用同一个RAM,从而节约了存储空间,并且提高了系统效率。本文设计的FFT IP核在ALTERA公司的Stratix IV系列EP4SE820H40C3型FPGA开发板上进行实现。本文使用Matlab进行了算法验证,并且开发板运行正常,结果表明该IP核的功能正确,在保证运算精度和实现复杂度的同时,运算速度和硬件资源消耗上都有一定的优势,在数字广播通信系统中具有非常好的研究价值与应用前景。