随着半导体集成技术的发展及SoC的广泛应用，芯片结构中嵌入式存储器所占比重不断加大。而存储器本身的高密度结构和复杂的制造工艺增大了其出现物理缺陷的可能性，使其成为制约芯片成品率的关键因素。因而，研究高效的嵌入式存储器可测性设计方法以及失效存储器的修复技术变得十分重要，并具有广阔的应用前景。论文阐述了嵌入式存储器测试与修复技术的国内外研究状况，针对传统的测试和修复技术效率较低的问题，通过分析芯片的可测性设计原理，设计了基于March16N测试算法的16k×16位SRAM内建自测试电路及其在芯片中的顶层连接电路；采用冗余寄存器代替存储器故障单元的方法，设计了基于E-fuse可编程熔丝结构的存储器片上修复系统。使用Modelsim工具对内建自测试电路进行了模拟仿真，验证了该电路功能的正确性。对修复电路进行了模拟仿真和后端设计，结果表明该系统可实现存储器故障修复，且增加的电路面积小于原存储器面积的10%，达到了预期功能。在以上研究基础上，针对芯片中需要修复的存储器较多的情况，对片上修复系统进行了优化，进一步减小修复电路占用的面积。为嵌入式存储器测试及修复技术的发展提供了技术支撑。