随着移动通信技术的不断发展,人们对移动通信系统功能的要求也越来越高。为了满足高速、高质量业务的传输要求,TD-SCDMA协议标准采用性能接近香农极限的Turbo码作为主要的信道编码技术。高性能的FPGA器件为实现处理延时小,数据吞吐量大的Turbo编译码器提供了硬件基础。因此,Turbo码在TD-SCDMA系统中的应用和FPGA实现成为无线通信领域一个重要的研究方向。本文对TD-SCDMA系统中Turbo码性能的改善和FPGA实现进行了研究。通过对TD-SCDMA系统中Turbo码的编译码原理进行研究,重点探讨了交织器对Turbo码性能的影响。针对常用交织器的不足,提出一种基于交织矩阵行列循环移位的改进型分组交织器的设计方法,并对改进型分组交织器进行了性能仿真。仿真结果表明：在较高的交织长度下本文所设计的交织器性能好于常用的交织器,对Turbo码的性能有一定的改善。利用ISE软件平台完成了1/2和1/3码率Turbo码编码器的FPGA设计与实现。采用状态机方式实现了RSC模块,ISE综合结果表明实现后的RSC编码模块延时短,运算周期快。通过改变交织矩阵写入和读出地址的方法,实现了编码器中的改进型分组交织器模块,硬件实现结果表明：本文改进的交织器比分组交织的有更好的随机性,占用的硬件资源少于随机交织器。本文从交织器的设计和编码器FPGA实现两个方面对TD-SCDMA系统中的Turbo码进行了研究,对于Turbo码在TD-SCDMA系统中的应用具有积极作用。