本文研究内容源自科研课题“短波宽带数据传输技术研究”，该课题的研究目标是在短波宽带低信噪比信道下实现突发数据传输。本文研究了基于0FDM技术的短波宽带数据传输系统方案设计，重点研究了方案中的同步捕获技术和差错控制编码技术，并将这两个关键技术分别在两个不同的硬件平台上加以实现。本文设计了基于CAZAC序列的同步捕获方案，同时改进了相关值计算及判决算法。在FPGA中以硬件逻辑方式实现了同步捕获模块、以及FPGA对下变频的配置模块和FPGA与DSP的接口模块。整个系统在以FPGA+DSP为核心的硬件平台上进行的成功试验，验证了以上三个模块设计的正确性。本文还设计了新的以FPGA为核心的硬件实现方案，重点研究了基于软核处理器的片上系统(SOPC)开发，包括差错控制编码部分的SOPC实现模块、以及SOPC与硬件逻辑的接口模块，最后，将以上模块在硬件验证平台DE2．70上进行了测试验证。