本文针对LDPC（Low Density Parity Check，低密度奇偶校验）码的码字构造，译码算法以及译码器结构的设计进行了研究，并获得了一定的成果。 在码字构造方面，PEG（Progressive Edge Girth，渐进边增长）算法是一种能够构造出较大环长的码字构造方法，同时能够满足度分布对的要求，因此使用PEG 算法能够构造出性能良好的LDPC 码，但是PEG 算法构造的LDPC 具有太大的随机性，无法进行并行译码。 本文提出了基于PEG 算法的并且可进行并行实现的构造算法——扩展PEG 算法，这种算法的基本思想是使用PEG 算法构造出基矩阵。 在此基础上对基矩阵进行循环移位扩展，即对每个非零元素用循环移位矩阵代替，每个零元素使用零矩阵代替。由于循环移位扩展不会影响LDPC 码的码率以及度分布对，因此使用PEG 构造的基矩阵如果能够满足度分布对的话，那么最终构造的LDPC 码仍然能够满足度分布对的要求。另外如果能够较好地选择循环移位因子的，最终构造的LDPC 码仍然具有较大的环长。另外，扩展PEG 算法在构造多码长码率的LDPC 码方面也很灵活，一般可以通过基矩阵确定码率，码长由基矩阵和第二次扩展共同确定。虽然扩展PEG算法性能略逊于PEG算法，但是具有硬件可实现性，具有较高的应用价值。 在译码算法方面，目前比较常用的算法有BP（BeliefProporgation，置信传播）算法，MS（Minimal Sum，最小和）算法，MMS（Modified Minimal Sum，修正最小和）算法，分层算法等等，文章对这些算法的优缺点进行了比较，并合并了MS 算法和分层算法，得到LMMS（Layered Modified Minimal Sum，分层修正最小和）算法作为之后论述的译码器的译码算法的基础。同时本文基于定点化硬件实现，对LMMS 算法进行了改进，提出了FLMMS（Fix LayeredModified Minimal-Sum，定点分层修正最小和）算法，该算法使用了部分比特节点提前停止迭代的思想，即当比特节点传递给校验节点的信息大于某个特定的数值MSV（Maximum Set Value，最大设定值）的时候，该比特节点将提前停止更新。FLMMS 算法能够在比特节点和校验节点之间传递的定点信息表示范围在(-31，31)之间的时候（即6 比特的定点位宽），仍然能够获得和浮点LMMS 算法相比小于0.2dB的性能损失。非常适合低资源使用的译码器的实现。 在译码器结构方面，本文设计了基于FLMMS 算法的译码器结构，能够对准循环移位的LDPC 码进行高速译码，并能支持多种码长码率LDPC 码的译码。同时本文分析了译码器设计流水冲突的现象，并对流水冲突问题的解决方法进行了深入的探讨，提出了流水等待，译码器的结构优化，乱序译码，减少译码器并行度或者增加分层大小以及合理设计H 矩阵等解决方案，完全解决了该译码器流水冲突的问题，使设计的LDPC 译码器能够高效地进行流水译码。另外，本文也探讨了该译码器结构中的溢出保护机制，使用了FLMMS 算法中的部分比特节点提前终止迭代的方法对比特节点和校验节点的信息进行溢出保护，获得了很好的效果。实现的译码器能够在很少的资源使用（3140 个slice以及23 块Block Ram）的情况下获得>100Mbps的数据处理速度，在需要高速低功耗译以及多码长码率译码器的应用中有着较大的应用价值。 最后，本文对全文做了总结，并指出了今后可以研究的方向，在码字构造方面，可以添加其他的约束如ACE（近似外信息度）等进一步增加LDPC 译码性能，在译码器结构方面，支持RA（重复累积）结构以及更加丰富码长码率的LDPC 码也是今后可以继续研究的方向。