JPEG2000静止图像压缩标准在图像压缩领域已得到广泛关注，其引入了离散小波变换技术和EBCOT算法使其具有更高的图像压缩率和更灵活的码流组织方式。但由于算法复杂、计算耗时，对EBCOT进行算法优化并且采用集成电路进行实现能够有效提高JPEG2000编码器的编码效率。在深入研究EBCOT算法的基础上提出了对EBCOT模块进行VLSI设计的方案，将其划分为Tier-1编码器和Tier-2编码器，其中Tier-1编码器又包括位平面编码器和MQ编码器。在重点研究工作原理和优化算法后，对于EBCOT中的关键模块Tier-1编码器，提出了由通道并行的位平面编码器与5级动态流水的MQ编码器配合工作的结构，其中位平面编码器的三个通道内部采用基于列的点跳跃算法，进一步提高了编码速度。采用Verilog HDL语言对EBCOT的各个模块进行RTL描述，使用Modelsim仿真工具搭建仿真验证平台，以OPENJPEG参考软件作为输入向量的来源，同时作为“黄金模型”，将EBCOT中各模块的输出与OPENJPEG的输出进行对比进行功能验证。并且将EBCOT生成的码流输入解码器进行解码以验证码流是否满足JPEG2000的解码要求。最后使用ISE和DC工具对EBCOT的RTL代码进行综合，结果表明，在占用资源可接受的情况下，EBCOT的工作频率最大可达150MHz，完全满足图像编码的实时性要求。