随着大规模集成电路的飞速发展,可穿戴设备和植入式医疗设备越来越多的进入到我们的生活,这些设备要连续工作几年甚至十几年,因此要求这些设备的能效要尽可能高,故对其模拟前端电路的要求越来越苛刻,模数转换器（analog-to-digital converter,ADC）作为这些设备中模拟电路和数字电路的接口,低功耗也成为它的主要设计指标。逐次逼近型（successive approximation register）ADC结构能效最高,故成为这些设备的不二之选。本文重点研究低压低功耗SAR ADC的电容开关时序和相关电路实现。本文首先介绍了SAR ADC的基础理论,包括SAR ADC目前的研究热点和衡量ADC的特性指标,然后给出SAR ADC的关键模块设计方法,最后基于40nm 1P8M SMIC CMOS工艺对10位低压低功耗SAR ADC完成电路创新和版图设计。本文主要的创新为:一,提出四种电容开关时序,分别是两步两输入比较器结构（TSTC）、半采样结构（HS）、两步四输入比较器结构（TSFC）和改进的两步四输入比较器结构（ITSFC）,它们较传统的10位开关方法分别节省了99.83%,98.4%,99.84%,99.56%的平均开关能量和76.37%,50%,84.38%,81.25%的电容面积,综合考虑能效,面积优化,共模点变化情况,线性度,控制复杂性,复位能耗和寄生影响等,对提出的四种开关时序比较,最终选用ITSFC开关时序完成整体SAR ADC的设计;二,采样电路和连接开关采用两倍自举开关来降低开关的非理想效应,并且在采样电路中加入衬偏消除技术和耦合消除技术,使得采样开关的导通电阻恒定,不随输入信号变化,当VDD=0.4V,采样频率为10KS/s,输入信号频率接近奈奎斯特频率时,SFDR和SNDR分别为99.29d B和80.71d B,有效位数为13.12位;三,超低电压动态比较器采用共源共栅电流源结构抑制了沟长调制效应,降低了动态失调电压,限制了比较器延迟随共模电压的变化,节省了电源功耗,衬底驱动的交叉耦合反相器提高了总跨导,提供更强的正反馈,极大的减小了比较器的延迟,当输入共模电压从1/2VDD变化到VDD时（VDD=0.4V）,最大延时时间低于3us,动态延迟变化仅有0.25us,动态失调电压仅为0.28m V;四,为了减小基准电压V_cm产生的功耗,设计了低压低功耗基准电路。SAR ADC整体仿真结果表明,当电源电压为0.4V,采样频率为10KS/s,且为奈奎斯特采样时,整体功耗为27.6n W,SFDR和SNDR分别为67.7d B和58.35d B,有效位数为9.40位,最大DNL和INL分别为-0.67/0.88LSB和-0.83/0.80LSB。