随着无线通信的快速发展,工作频率也不断的往高频扩展。在集成电路工艺领域,CMOS工艺凭借其低成本、低功耗、高集成度的优势逐渐占据了主导地位。但是在毫米波无线通信应用中,通常难以获得稳定的、性能良好的信号源,采用倍频电路来降低本振信号源的要求已成为一种常用的解决方法。因而,设计低损耗的宽带倍频器对毫米波电路的研究及发展具有重要意义。本文基于65-nm CMOS工艺,设计了一款具有功率放大D波段毫米波四倍频电路。首先,本文通过调研近几年毫米波频段的四倍频器及放大器相关文献,总结电路所采用结构及性能。然后介绍了电路设计中所用到的无源器件,包括微带线、片上电感、电容及无源巴伦,并对比几种不同结构的巴伦的特点和优缺点。根据设计方案,本文基于65-nm CMOS工艺设计了一款具有高转换增益的140GHz四倍频电路,主要工作包括两个二倍频电路和驱动放大器的设计。该电路通过一个60～80GHz的二倍频电路和120～160GHz的二倍频电路级联实现四倍频功能,且二倍频电路均采用具有基波抑制功能的单平衡结构。在第一级倍频电路输出端级连单级放大电路来驱动后级倍频器,以获得较好的倍频增益。除此之外,该电路采用具有高品质因数Q值的变压器巴伦设计了低损耗匹配网络。仿真结果显示,该四倍频电路在输出频率为120～160GHz频段内,输出四次谐波的转换增益为-2～-6dB,其它各次谐波抑制均大于25dB,芯片尺寸为1×0.5mm2。为了提高四倍频电路的输出功率,设计了一款D波段的驱动放大电路。该放大器采用三级全差分结构,通过电容交叉耦合反馈技术提高电路的增益及稳定性。仿真结果显示,在120～160GHz的频段内,放大器的增益为13.7～17.2dB,输出1dB压缩点为2.8dBm,饱和输出功率为7.2dBm,在1.2V直流电压下,功耗为56mW。在完成了以上四倍频电路和放大器电路设计的基础上,通过四倍频器和驱动放大器级连,实现一款140GHz的四倍频放大电路,版图尺寸为1.4×0.5mm2。仿真结果表示,输入功率分别为～4dBm和OdBm时,四次谐波增益在120～160GHz的频段内分别为8～9dB和6～7dB。本文采用CMOS工艺开展的D波段四倍频电路设计,具有高转换增益和高输出功率的特点,对于毫米波段倍频电路的设计具有一定的参考意义。