DDS是从相位概念出发直接合成所需波形的一种新的频率合成技术,标志着第三代频率合成技术的出现。课题研究了采用SOPC方案设计DDS函数信号发生器。频率合成采用DDS技术,利用DSP Builder建立正弦波、方波、锯齿波、三角波、调幅波、调频波、调相波、二进制幅移键控波、二进制频移键控波和二进制相移键控波的DDS模型,采用Signal Compiler工具生成VHDL文件,在QuartusⅡ工程中生成一个可调用的DDS元件。在QuartusⅡ工程中,将DDS元件、NiosⅡ软核处理器和PLL电路设为工程的顶层实体,设置FPGA的型号后重新编译工程,生成FPGA硬件的配置文件,完成FPGA硬件电路的设计。FPGA的硬件电路和FPGA外围的Flash电路、SDRAM电路、DAC电路、LPF电路、功率放大电路、LCD显示电路、键盘电路、配置电路、时钟电路、复位电路和电源电路构成DDS函数信号发生器的硬件电路。软件的开发利用NiosⅡ IDE平台,采用C语言编程。程序编译、调试／运行成功后,使用Flash Programmer编程将FPGA的硬件配置文件下载到EPCS配置芯片,软件的可执行文件下载到Flash存储器。实验证明：应用SOPC方案实现的DDS函数信号发生器具有频率分辨率极高、频率转换快、频率合成范围宽、相位变化连续、较低的相位噪声、较低的相位漂移、灵活性好、研制周期短和生命周期长等优点。