在现代雷达、无线电通信、遥测遥感等各个领域,需要处理各种大量、高速、实时性强的数据。因此,数据采集和存储技术是数字信号处理系统中非常重要的运用,目前以高性能FPGA为控制核心,结合大容量SDRAM存储器的数字系统成为研究的热点。本文以Xilinx公司的Virtex₄ FPGA为处理平台,1Gbit DDR SDRAM为存储介质,USB控制器实现数据传输,进行高速大容量存储系统的设计,为完成复杂信号处理算法的实现提供了可靠的支持。在对DDR SDRAM存储结构、控制原理、接口时序进行深入理解的基础上,利用开源化的IP核实现DDR控制器,通过对控制器进行模块划分与仿真验证,确定了控制器逻辑功能的正确性。在实现DDR控制器的基础上,进一步确立了高速数据存储系统的设计要求与模块组成,提出了基于FIFO的高速数据缓存方案和利于性能优化的系统测试方案。通过ISE 10.1开发平台和Verilog HDL设计输入方式,对每个模块进行了详细的逻辑设计和分析说明,并借助ModelSim仿真工具完成了各模块以及整个系统的功能仿真和验证,达到设计要求。最后利用实际硬件环境对所设计的系统进行测试,通过系统资源分析,系统实时性分析和实际运行结果分析,证明了所设计的高速大容量数据存储系统符合应用需求,可进一步应用于信号处理算法的实现过程中。论文的最后在基于复杂信号处理算法实现的应用上,对算法中涉及的数据传输和关键的运算处理进行需求分析,提出了对两种存储器资源的分配与调度策略,完成了可行性论证。