数字下变频与数字脉冲压缩技术被广泛的应用于脉冲雷达接收机中。数字下变频将采样后的信号去载频化,使得信号可以在零中频进行处理。而数字脉冲压缩作为雷达算法中的一项重要技术,解决了雷达距离分辨力与发射距离之间的矛盾。随着大规模集成电路的不断更新进步,雷达接收机中的信号处理算法越来越多的从DSP(Digital Signal Processor)前移至FPGA(Field Programmable Gate Array)。研究基于FPGA的数字下变频与数字脉冲压缩实现不仅是雷达数字化的重要内容,更使得信号处理的速度得到大幅度的提高并释放了DSP的宝贵资源。本文首先研究了构成数字下变频系统的各个模块单元,主要包括:带通采样定理;混频器NCO;CIC抽取滤波器;FIR滤波器。然后又研究了搭建数字脉冲压缩系统所需的理论知识,包括:匹配滤波器;时间带宽乘积及线性调频信号的脉冲压缩。随后分析了实现数字下变频各个单元所采用的算法、结构并加以对比。对脉冲压缩的方案进行选择,重点研究FFT(快速傅里叶变换)的实现方法。设计硬件电路,利用VHDL编程和IPcore对数字下变频和数字脉冲压缩系统进行搭建,在Matlab上对QuartusII的仿真波形进行分析。最后对设计好的硬件电路进行调试并实验。在DSP上读取结果,与仿真的波形对比,对结果的误差来源进行分析。通过实验验证,本文设计的数字下变频与数字脉冲系统可以满足工程的实际需要,同时具有实时性、可扩展性、灵活性的特点。