随着社会和科学技术的不断发展，数字图像技术已广泛应用于航空、航天、医疗、通信等领域。在某些特定的场合，需要提供质量更好的的图像用以对目标进行更好的观测。随着可编程逻辑器件技术的飞速发展，FPGA芯片集成度不断增加，且具有强大的并行处理能力和可重构的特点，在实时图像处理方面得到了普遍的应用。本文设计了一个基于FPGA的高分辨率数字视频模拟转换显示系统。论文在研究大视场数字相机的通信接口Camera Link的基础上，对相机进行了参数配置；搭建了视频处理系统的总体框架，并针对图像的插值缩小方法提出了硬件算法的具体实现方案；接着以系统的I2C总线控制模块、异步时钟同步处理模块、数据缓存模块、图像缩小模块和PAL格式转换模块等为重点，采用硬件描述性语言Verilog进行了模块的实现与仿真；最后提出了系统的改进方向。本文对常见的图像插值算法进行了研究和仿真对比，结合对比结果和实际FPGA芯片的特点，最终选取了双线性插值算法进行图像缩小的实现；然后介绍了算法和程序的硬件设计方案，和Verilog硬件语言行为级设计和仿真中的每个模块的模块的使用；最后对该系统进行了实验测试。试验结果表明，该系统性能稳定，图像清晰，实时性好，满足工程需要。