近些年,集成电路在各个领域发展迅猛,对芯片性能和可靠性的要求逐渐提高,尤其是航空航天领域,由于使用场景的复杂性,航天芯片对可靠性有着严格的要求。目前工艺厂商提供的标准单元库通常是具有基本逻辑功能,采用的电路结构也是最经典的常用结构,无法达到航天芯片对可靠性上的要求。因此,本文基于0.13μm商用工艺,对抗辐照标准单元库的建立流程进行了探究。标准单元的电路设计和版图设计都需要依据特定的工艺,遵循相应的设计原则。本文说明了单元电路设计时,晶体管尺寸的确定和复杂门单元的优化方法。在版图设计时,规定了单元高度需要本着统一的原则;为了避免金属电迁移效应,电源/地线的宽度也需要根据工艺厂商提供的参数进行设计;PIN脚在版图中的位置决定了后续布局布线工作的复杂程度,需要把PIN脚放到合理的位置;为了使版图密度更大,面积利用率更高,对版图中晶体管的布局算法也做了详细地阐述。本文对比了常见的冗余加固思想,提出了一种新的组合逻辑单元加固方法,并在Cadence平台利用双指数电流源模型模拟单粒子效应进行了仿真。在单元设计时重点阐述了D触发器的加固方法,采用了防双节点翻转的加固策略,在Cadence平台进行了setup时间和单粒子效应模拟仿真。同时与普通D触发器在晶体管数量、版图面积和建立时间三个方面进行了对比。本文利用Encounter Library Characterizer工具进行时序表征,利用Abstract提取版图物理信息。详细介绍了标准单元的表征过程和提取文件的内容和格式,同时对提取的文件进行整合,形成最终的标准单元库的库时序文件(.lib)和抽象视图文件(.lef)。为了确保本文的抗辐照库能够被主流EDA工具应用,以四位计数器和3-8译码器作简单的例子,用Design Compiler工具进行了逻辑综合,INNOVUS工具进行了布局布线。从而初步证明了本文的抗辐照标准单元库可以被主流EDA工具识别调用。